1、确保硬件连接正确：通过约束，可以明确每个管脚的功能和连接目标，硬件连接能够按照预期工作，避免出现连接错误导致功能异常。2、优化性能：有助于优化信号的传输路径和时序，提高FPGA的工作效率。