《数字电子技术》期末考试试题(A)
适用班级：自本0701-0703时量：120分钟 闭卷 记分：
考生班级： 姓名： 学号：
一、填空题，本大题共10小题, 每小题2分, 共20分。
1、完成数制转换：(101011111)2=( )16＝( )8421BCD。
2、的对偶式为( )。
3、数字电路中,三极管一般作为开关元件使用，即三极管一般工作在( )区和( )区。
4、主从触发器的状态一定在CP的( )(边沿或电平)时刻翻转，但翻转后的状态取决于该CP时刻的( )(主或从)触发器状态。
5、A/D转换一般包含4个步骤，它们是采样、( )、( )和编码。
6、8选1数据选择器有( )个数据输入端，( )个地址输入端。
7、OC门和三态门的输出端都可并联使用而实现( )功能，但前者需要配置合适的( )。
8、时序逻辑电路的基本单元是( )，其输出不仅取决于当时的输入，而且还与( )有关。
9、逻辑函数的表达形式主要有函数表达式、真值表、( )图和( )图四种。
10、半导体存储器可分为( )和( )两类。
二、选择题，本大题共10小题, 每小题2分, 共20分。
1、若用二进制代码对某班43个学生进行编码，则所需的最少二进制代码位数为( )。
A、5 B、6 C、8 D、43
2、对两个一位二进制数A和B进行比较，若当A=B时输出F=1，则F的表达式是( )。
A、 B、 C、 D、
3、逻辑函数的最小项标准式为( )。
A、 B、
C、 D、
4、若用四选一数据选择器来实现函数，则数据选择器的数据端的状态是( )。(设A为高位)
A、0111 B、1000 C、1010 D、0101
5、用触发器设计一个24进制的计数器，至少需要( )个触发器。
A、3 B、4 C、6 D、5
6、使用移位寄存器可实现数据的并行输出和串行输出，但前者比后者的速度( )。
A、快 B、慢 C、一样快 D、不能确定
7、某6位D/A转换器的满度输出为6.3V，若输入数字量为110111，则对应的输出模拟电压为( )。
A、5.7V B、5.6V C、5.5V D、5.4V
8、对于图1所示的单稳态触发器，为加大其输出脉冲宽度，以下措施正确的是( )。
A、加大 B、减少 C、加大 D、提高
9、某TTL与非门输出特性曲线如图2，若其低电平输入电流，高电平输入电流，则该与非门的扇出系数=( )。
A、16 B、10 C、25 D、40
10、特征方程为的触发器称为( )。
A、触发器 B、触发器 C、触发器 D、触发器
三、函数化简题，2小题，每小题5分，共10分。
1.用代数法化简。
2.用卡诺图法将化简成最简与或式。
四、画波形图，8分。
在图3(a) 电路中，输入信号如图3(b)，试在图3(c)中画出输出信号的波形。
五、根据电路图写函数式，第1小题4分，第2小题6分，共10分。
1.写出图4所示电路中的函数表达式。
2.写出图5所示电路中和的函数表达式，并用文字描述电路的功能。
六、芯片应用题，10分。
集成四位二进制计数器74LS161引脚如图6，其中为同步置数端，为异步清0端，当，输入记数脉冲时，具有计数功能。试用两片集成四位二进制计数器74LS161构成一个41进制计数器。
七、分析题，12分。
由T触发器构成的时序电路如图7，试分析：
1.作出电路的状态转换图和时序波形图；
2.该电路能实现什么功能？
3.在情况下，电路输出信号与时钟信号之间的分频比为多少？
八、设计题，10分。
某多功能组合电路框图如图8，、为其2位二进制数输入，、是电路的控制输入，、为输出。并且，在不同取值情况下，电路功能为：1)时，对加1；2)时，对减1；3)时，对求反；4)时，电路处于禁止状态。
1.试分别画出、的卡诺图，指出其约束条件；
2.试用尽量少的与非门实现该电路。下载本文
