1 前言
作为一种简单易用，功能强大的逻辑仿真工具，Modelsim具有广泛的应用。这里对ModelSim作一个入门性的简单介绍。首先介绍ModelSim的代码仿真，然后介绍门级仿真和时序验证。
2 代码仿真
在完成一个设计的代码编写工作之后，可以直接对代码进行仿真，检测源代码是否符合功能要求。这时，仿真的对象为HDL代码，比较直观，速度比较快，可以进行与软件相类似的多种手段的调试（如单步执行等）。在设计的最初阶段发现问题，可以节省大量的精力。
2.1 代码仿真需要的文件
1．设计HDL源代码：可以使VHDL语言或Verilog语言。
2．测试激励代码：根据设计要求输入/输出的激励程序，由于不需要进行综合，书写具有很大的灵活性。
3．仿真模型/库：根据设计内调用的器件供应商提供的模块而定，如：FIFO（Altera常用的FIFO有：lpm_fifo /lpm_fifo_dc等）、DPRAM等。
2.2 代码仿真步骤
1．建立工程：在ModelSim中建立Project。如图2.1所示，点击FileNewProject，得到Creata Project的弹出窗口，如图2.2所示。在Project Name栏中填写你的项目名字，建议和你的顶层文件名字一致。Project Location是你的工作目录，你可通过Brose按钮来选择或改变。Ddfault Library Name可以采用工具默认的work。
图2.1
图2.2
2．给工程加入文件：ModelSim会自动弹出Add Items to the project窗口，如图2.3所示。选择Add Exsiting File后，根据相应提示将文件加到该Project中。
图2.3
3．编译：编译（包括源代码和库文件的编译）。编译可点击ComlileComlile All来完成。
4．装载文件：如图2.4，点击SimulateSimulate…后，如图2.5所示，选定顶层文件（激励文件），ADD加入，然后点击LOAD，装载。
图2.4
图2.5
5．开始仿真：同过菜单：View -> Structure，View -> Signals，View -> Wave打开Structure，Signals，Wave三个窗口。在Structure窗口内选定你所要观察的信号所在的模块，然后在Signals窗口选定信号，同过鼠标左键拖放到Wave窗口，如图2.6。然后在Wave窗口，点击run all，运行，在波形窗口就可以看到信号的仿真波形。如图2.7.
图2.6
图2.7
6．波形信号的保存：有时，在波形窗口内拖放了较多的信号，可以保存起来以后调入。在wave窗口，File -> Save format，保存成*.do文件。以后需要调入时，在modelsim主窗口命令行内执行：do *.do即可。下载本文
