刘鸿雁,来新泉
(西安电子科技大学电路CAD 所,陕西省西安市710071)
【摘 要】 设计了一款主要应用于集成稳压器的精密C MOS 带隙基准电路。在降低高频噪声、增强输出对电源纹波抑制能力的同时引入快速启动电路,改善了RC 滤波电路基准启动速度的问题。采用Hynix 0.5μm C MOS HSP I CE 模型进行仿真后表明,此款带隙基准电路在较宽的频带范围内,噪声只有8.5μV (r m s ),电源抑制比(PSRR )为100d B 左右,启动时间在100μs 以内。
关键词:带隙基准电路,C MOS,低噪声,高电源纹波抑制比,快速启动中图分类号:T N432.1
收稿日期:2005208201;修回日期:2005210213。
0 引 言
电压基准是集成电路设计中极其重要的电路模块之一,作为其中一类,带隙电压基准的发展突飞猛进。与其他类型比较,带隙基准具有与电源电压、工艺、温度变化几乎无关的突出优点,因而被广泛应用在LDO 及DC 2DC 集成稳压器、射频电路、高精度A /D 转换器和D /A 转换器等多种模拟及D /A 混合集成电路中[1]
。这类器件的发展对基准的噪声、PSRR (电源纹波抑制比)及启动速度等提出了非常高的要求。
本文结合工程实际设计了一款具有超低噪声,高PSRR,并且能快速启动的新型C MOS 带隙基准电路。
1 电路设计
带隙基准的工作原理是根据硅材料的带隙电压与
电压和温度无关的特性,利用ΔV B E 的正温度系数与双
极型晶体管发射极偏压V B E 的负温度系数相互抵消,实现低温漂、高精度的基准电压[2]
。双极型晶体管提供V B E ,由两个晶体管之间的ΔV B E 产生V T ,通过电阻网络将V T 放大α倍;最后将两个电压相加,即V REF =V BE +αV T ,适当选择α,使两个电压的温度漂移相互抵消,从而得到某一温度下为零温度系数的电压基准。在一些精密电路中,对于带隙基准的噪声和纹波特性的要求非常严格,只用一个典型的带隙基准结构无法满足电路低噪声、高PSRR 的特性,因而采用一个RC 滤波电路来滤除噪声、增大PSRR 。同时,为了防
止大电阻滤波带来的基准启动速度慢的问题,又引入了快速启动电路。因此,本文设计的带隙基准电路可分为上电启动电路、基本带隙基准电路、RC 滤波电路和快速启动电路4部分。
设计的整体电路如图1所示
。
图1 整体电路
・
5・第32卷第2期2006年2月 电子工程师 E LECTRON I C E NGI N EER Vol
.32No .2
Feb .2006
1.1 基本带隙基准结构及上电启动电路
在前述带隙结构原理的基础上,设计的基本带隙基准结构如图1所示。其中,R 1=R 1A +R 1B ,R 3、Q 1和Q 2构成带隙电压产生器,放大器AMP 和M5为反馈电
路,保证A 和B 点电位相等。由晶体管原理[3]
可知,
一般二极管上电流和电压的关系为:
I =I S (e q V /(kT )
-1)(1)
当V µkT /q 时,I ≈I S e
q .V /(k .T )
,则
V =V T ln
I
I S
(2)
式中:I S 为二极管的反相饱和电流,与半导体材料、掺杂浓度及工作温度有关;V T =kT /q 为热电压;k 是玻尔兹曼常数;q 是电荷量;T 为绝对温度。
由运算放大器的性质得:
V R3=ΔV BE =V EB1-V EB2= V T ln
I 1I S1
-V T ln
I 2I S2
=V T ln
I 1A E2I 2A E1
(3)
式中:A E1、A E2是Q 1、Q 2管的发射区面积,它们的比值为1∶N 。
由于V A =V B ,则I 2R 2=I 1R 1,代入式(3)得:
V R3=V T ln N
R 2R 1
(4)
于是,
I 2=V R3R 3=1R 3V T ln N R
2
R 1(5)I 1=I 2
R 2R 1
=
R 2R 1R 3
V T ln N
R 2R 1
(6)
故V B G 为:
V B G =V EB1+V R1=V EB1+I 1R 1=
V EB1+
R 2R 3
V T ln N
R 2R 1
(7)
从式(7)可得到基准电压只与P N 结的正向压降、电阻的比值以及Q 1和Q 2的发射区面积比有关,因此,
在实际的工艺制作中将会有很高的精度。当基准建立之后,基准电压与输入电压无关。式(7)等号后第1项中V EB 具有负温度系数,在室温时约为-2mV /℃,第2项中的V T 具有正的温度系数,在室温时约为+0.087mV /℃,通过设定合适的工作点,便可以使两项之和在某一温度下达到零温度系数,从而得到具有较好温度特性的电压基准。若设V EB2=0.67V ,R 1≈11R 4,R 2≈22R 4,R 3≈3R 4,N =8,代入式(7)后,带隙基准电压约为1.22V 。
该电路中利用电容C 1进行软启动。系统刚上电,基准启动模块通过上电启动电路中输出的信号线ST ART_REF 对电容C 1充电,直到C 1上的电压使M5导通,基准模块的电流偏置I R 建立起来,从而使运放
工作,基准开始启动。当基准电压达到一定值(一般为0.9V 左右),上电启动模块中的非门NOT 将高电平的V REF 信号反相,从而关闭上电启动模块,没有电流从其输出,此时电容C 1作为频率补偿电容;所以经过一段时间(30μs 左右),这个闭合回路将达到稳定,基准建立起来,最终值为1.22V 。
在实际应用中,基准还需要考虑噪声、PSRR 及启动速度等性能指标,因此设计了主要针对这几项指标要求的RC 滤波和快速启动电路。1.2 RC 滤波电路及高PSRR 、低噪声的实现
为了对基本带隙基准电路滤除噪声,抑制电源纹波,在输出端V B G 加上RC 滤波电路,如图1中R c 和C 0所示。电路中加入RC 滤波元件后,RC 滤波电路产生
一个极点(1/(2
πRC )),只要选取合适的电容(10nF )就能将极点移到低频处,有效地滤除噪声[4]
。该极点
所在频率为:
f 0=
1
2
πRC =
1
2
π(R c +Z o )C 0(8)
式中:Z o 为带隙基准的输出阻抗;R c =200k Ω;C 0=10nF 。
经计算,f 0约为30Hz 。
另一方面,RC 滤波器产生的从电源电压到基准输
出之间的这个极点,对于PSRR (输入电压的变化与带隙输出的电压变化之比)来说,就相当于在相同频率处引入了一个零点
[5]
,从而改善了高频处PSRR 降低
的缺点。经计算,噪声的极点频率和PSRR 的零点频
率相同,也是30Hz 。1.3 快速启动电路的设计
加入RC 滤波电路后,可显著地降低基准源的噪声以及提高PSRR,但却使得启动的速度变得十分缓慢。因为带隙基准的输出阻抗和RC 滤波电路中的大电阻R c 非常高,隔离了电容C 0,这样,带隙输出V B G 对电容C 0充电的电流小,使得其上的电压达到稳态基准值的时间长,使输出启动慢。实验表明,电路加电后,图1中V A 非常迅速地达到稳态值1.22V (一般小于30μs ),大电阻R c (200k
Ω)隔离了电容C 0,从而使V BG 以很小的电流I 3对C 0进行充电,V REF 经过很长时
间(约15m s )才达到1.22V 的稳态值。这显然是不符合指标要求的,因为在应用带隙基准的系统电路中,为配合整个系统的节能要求,同时也让其他相关操作有足够的响应时间,都需要快速启动的带隙基准。
减小C 0的值可以加快电路的启动和关断,但不能将极点移到低频处来有效地滤除噪声,并将PSRR 提高到理想的水平上。为解决这一矛盾,使基准迅速达
・
6・・测控技术・电子工程师2006年2月
到稳态值,本文提出了一种对电容快速充电的新型电
路,使基准能在100μs 内快速启动,如图1中右侧围框内电路所示。
A 点电压V A 由基准中V
B G 的分压得到,这里设计为V B G 的95%;V BG 经过R
C 滤波后与V A 分别输入到比较器COMP 的正负输入端。I B I A S 受基准偏置电流I 0控制,为快速启动电路提供偏置电流。M10和M11构成电流源。快速启动电路的工作原理就是提供给C 0快速充电的大电流I 5。电路的具体工作工程为:电容C 0上的初始电压为0,当V A 大于V REF 时,比较器输出低电平,流过M11的恒定电流I 5给C 0充电;当C 0上的电压达到V A 时,比较器输出高电平,M11截止,停止对电容C 0快速充电,快速启动电路关断,来自带隙基准的小电流I 3流过R c 再逐渐地将V REF 充到1.22V 。
由基准提供的偏置电流比较恒定,因此充电时间可以精确控制。充电时间的计算公式是:
Δt =C 0ΔV REF
I 5
(9)
当C 0=10nF 时,为了使充电时间在150μs 左右,则I 5设计为70μA ,这个充电时间可以根据实际需要进行调整。V A 设计为V B G 的95%,这样设置的原因一方面是防止对C 0过冲,另一方面是为了克服比较器输入的失调误差。实际中可根据过冲情况和电路中比较器失调的大小稍做调整,如果比较器的特性非常好,那么也可以设计为V B G 的99%。如果不接降噪电容
C 0,快速启动电路不工作,基准电压会直接输入到下一
级。
2 仿真验证结果
对设计电路进行了性能指标的仿真验证。仿真软
件采用HSP I CE,仿真模型基于Hynix 0.5μm C MOS 工艺,仿真条件为25℃下全典型模型。
图2给出了带隙基准电路对温度和电源电压的仿真结果。仿真数据表明,基准随温度变化的最大偏移量是4.7mV ,随输入电压直流变化的最大偏移量是0.266mV ,符合设计要求。
图3给出了在C 0=0和C 0=10nF 时带隙基准电
路PSRR 的仿真结果。在C 0=0时,带隙基准电路在低频时的PSRR 能达到100d B ,但在30Hz 时开始下降,尤其在高频时,PSRR 低于20d B 。而加入10nF 电容后,带隙基准电路在高频时PSRR 可达到80dB 以上,很好地改善了电路的性能。
图4给出了所设计带隙基准电路在不同电容值时的工作噪声情况。在C 0=0时,高频时的噪声很高;10nF 电容加入后,在约30Hz 时引入了一个极点,减
少了在频率30Hz 以后的噪声,在100Hz ～10MHz 范
围内,噪声电压仅为8
.5μV (
r m s )
。
图2 带隙基准特性
图3 带隙基准电路的PSRR 曲线
图4 带隙基准电路的噪声曲线
图5给出了所设计带隙基准的启动过程。当有快
速启动电路时,基准能够在100μs 内启动,而没有快速启动电路时,带有10nF 电容的带隙基准大约需要15m s 才能启动。
・
7・第32卷第2期刘鸿雁,等:一款超低噪声快速启动的C MOS 带隙基准电路设计・测控技术・
图5 带隙基准的启动过程
3 版图设计
进行集成电路版图设计时,必须重视平面规划与
布局布线。特别要明确分析哪些元件必须达到严格的
电性能和热性能的匹配[6]
。在了解芯片热分布情况的条件下,设计版图时将放大器对管对称地并排置于同一等温线上,以消除热梯度带来的不良影响,从而提高放大器和带隙基准源的性能。另外,构成带隙电压产生器的Q1和Q2的发射极面积为1∶8,因此布版时两管位置需额外注意。版图设计见图6,这样实际使得Q1、Q2能较好地实现电性能和热性能的匹配
。
图6 Q1、Q2发射极面积为1∶8的版图设计
4 结束语
本文在分析典型带隙基准结构的基础上,提出了
一种新型的具有高PSRR 、低噪声、快速启动的带隙基准电路。
该电路大大提高了电路的PSRR,在高频时大幅度降低了基准的噪声,而快速启动电路则解决了滤噪电路输出基准启动速度的问题。经Hynix 0.5μm
C MOS 工艺验证表明,在频率为100Hz ～10MHz 的范
围内,噪声只有8.5μV (r m s ),PSRR 为100dB 左右,
启动时间在100μs 以内,性能指标优于传统的带隙基准电路。该电路已应用于LDO 稳压器芯片XD6182和DC 2DC 芯片XD6135中。
参 考 文 献
[1]R incon 2Mora G A.Current Efficient,Low Voltage,Low D r op 2
out Regulat ors:[Thesis ],A tlanta (G A,US A ):Georgia I n 2stitute of Technol ogy,1996
[2]A llen P E,Holberg D R.C MOS Anal og Circuit Design .北
京:电子工业出版社,2002.153～159
[3]Johns D,Martin K .Anal og I ntegrated Circuit Design .New
York (NY,US A ):John W iley &S ons I nc,1997
[4]Bass o C,Fourtet C,Kadanka P .Get Your Best Fr om Your
LDO Designs .Mot or ola Se m iconduct or I nc,1998.
[5]Gray P R,Hurst P J,Meyer R G .Analysis and Design of Ana 2
l og I ntegrated Circuits .4th ed .Ne w York (NY,US A ):John W iley &S ons I nc,2001
[6]朱正涌.半导体集成电路.北京:清华大学出版社,2001.
309～310
A Novel Precise Band 2gap Reference C i rcuit
L i u Hongyan,La i X i n quan (Xidian University,Xi ’an 710071,China )
【Abstract 】 The design of a novel C MOS band 2gap reference circuit is p resented in this paper .By
adding a RC filter t o the out put,the circuit can reduce the noise at high frequency and increase the PSRR.W hat ’s more,a fast startup circuit is suggested here t o overcome the sl ow startup p r oble m of other designs .
The characteristics of the circuit are si m ulated by Hynix 0.5μm C MOS HSP I CE models .Over a wide range of
frequency,the noise is only 8.5μV r m s,the PSRR is 100d B or s o and the circuit reaches its steady state with 2in 100m icr oseconds .
Keywords:band 2gap reference circuit,C MOS,l o w noise,high PSRR,fast startup
・
8・・测控技术・电子工程师2006年2月下载本文
