评审对象：
业务部： 产品线：
责任人： 评审人：
评审日期： 评审地点：
花费： 分钟
本评审内容表中评审的某些项目如果与评审产品的技术无关则在“结论”栏选择“免”，如果符合或不符则选择“是”或“否”。对于填“否”的项必须说明原因，否则不能通过评审。下表“结论”一栏用打勾表示选择。如果“说明”栏目写不下说明内容，可写在表格后面。
| 序号 | 审查内容 | 结论 | 说明 |
| 1 | 对芯片JTAG引脚的处理确认没有直接与电源或地相连？ | 是[ ] 否[ ] 免[ ] | |
| 2 | 确认JTAG引脚没有按照芯片手册中“when not being used”的情况进行设置？ | 是[ ] 否[ ] 免[ ] | |
| 3 | 对可编程器件及其他多功能器件的JTAG测试口，在设计时未复用为一般I/O？ | 是[ ] 否[ ] 免[ ] | |
| 4 | TDI 引脚是否上拉？上拉电阻是否小于4.7K，大于1K？ | 是[ ] 否[ ] 免[ ] | |
| 5 | TDO 引脚没有复用为I/O脚？ | 是[ ] 否[ ] 免[ ] | |
| 6 | TMS 引脚是否上拉？ 上拉电阻是否小于4.7K？当同一条菊花链上串接多个JTAG器件时，TMS的上拉电阻阻值是否适当减小？上拉电阻是否大于470欧姆？ | 是[ ] 否[ ] 免[ ] | |
| 7 | 器件手册中若给出TCK引脚的参考电路，电路设计是否按照手册进行？ | 是[ ] 否[ ] 免[ ] | |
| 8 | 器件手册若未给出TCK参考电路，TCK是否下拉？ 下拉电阻是否小于1K？当同一条菊花链上串接多个JTAG器件时，TCK的下拉电阻阻值是否适当减小？下拉电阻是否大于330欧姆？ | 是[ ] 否[ ] 免[ ] | |
| 9 | 器件手册若给出/TRST引脚的参考电路，电路设计是否按照手册进行？ | 是[ ] 否[ ] 免[ ] | |
| 10 | 器件手册若未给出/TRST参考电路，/TRST是否下拉？ 下拉电阻是否小于1K？当同一条菊花链上串接多个_JTAG器件时，TCK的下拉电阻阻值是否适当减小？下拉电阻是否大于330欧姆？ | 是[ ] 否[ ] 免[ ] | |
| 11 | 对于不同工作电压的JTAG器件在构成菊花链时，是否注意了接口电平的兼容性？ | 是[ ] 否[ ] 免[ ] | |
| 12 | 为了方便生产测试时在ICT针床上完成JTAG测试，每个JTAG信号是否都引出了ICT测试点？ | 是[ ] 否[ ] 免[ ] | |
| 13 | 对于MPC860和MPC850等BS器件，其JTAG接口和BDM 调试口复用了部分引脚信号，是否提供了一种方法使复位配置字的D12能够处于“1”状态。 | 是[ ] 否[ ] 免[ ] | |
| 14 | 如果BS器件的BSDL文件中要求器件的某些管脚在进行JTAG接口测试时处于特定的逻辑电平，则这些管脚是否按照BSDL文件中的要求已经设置成特定的逻辑电平。 | 是[ ] 否[ ] 免[ ] | |
| 15 | 被测板的电源线和地线是否按规范引出到JTAG接口的电源线和地线上？在被测板的电源连接到JTAG接口的电源之前是否没有串接任何电阻？ | 是[ ] 否[ ] 免[ ] | |
| 16 | JTAG接口的插座是否按照规范的要求进行设计？ | 是[ ] 否[ ] 免[ ] | |
| 17 | JTAG菊花链的设计是否按照规范的要求进行设计？ | 是[ ] 否[ ] 免[ ] | |
| 18 | 对于每一个边界扫描器件是否都能提供正确的BSDL文本？ | 是[ ] 否[ ] 免[ ] | |
| 19 | .1在设计扫描链连接方式时，是否考虑了得到最高的TCK工作频率？ | 是[ ] 否[ ] 免[ ] | |
| 20 | .2是否正确处理了兼容电平敏感扫描设计的BS芯片？ | 是[ ] 否[ ] 免[ ] | |
| 21 | 是否考虑了JTAG加载Flash的方式？ | 是[ ] 否[ ] 免[ ] | |
| 22 | 在采用JTAG加载Flash时，是否将Flash的WE信号线引出到JTAG接口上（DirectWrire方式）以缩短加载时间？ | 是[ ] 否[ ] 免[ ] | |
| 23 | 在采用JTAG加载Flash时，如果引出了WE信号，则是否将WE信号线作上拉处理？上拉电阻是否大于1K，小于4.7K？ | 是[ ] 否[ ] 免[ ] | |
| 24 | 在采用JTAG加载Flash时，是否考虑了省去Bootrom和PLCC插座，节省单板成本的设计方法？ | 是[ ] 否[ ] 免[ ] | |
| 25 | 在采用JTAG加载Flash，将Bootrom和Flash合二为一时，是否考虑了Flash的数据保护问题？ | 是[ ] 否[ ] 免[ ] | |
| 26 | .3与Flash加载相关的Flash控制引脚，是否直接或间接连接到BS器件上？ | 是[ ] 否[ ] 免[ ] | |
| 27 | 如果存在多个BS器件控制一个Flash的情况，则是否将这些JTAG器件都连接在同一条菊花链中？ | 是[ ] 否[ ] 免[ ] | |
| 28 | .4在采用JTAG加载Flash时，是否提供了二进制（BIN）格式的编程数据文件？ | 是[ ] 否[ ] 免[ ] | |
| 29 | 在采用JTAG实现PLD编程时，是否提供了SVF格式的编程文件？ | 是[ ] 否[ ] 免[ ] | |
| 30 | 在进行BS器件的USERCODE测试时，是否在BSDL文本中正确设置了用户代码？ | 是[ ] 否[ ] 免[ ] | |
| 31 | 是否考虑了可以将电路板上的非BS器件替换成相应的BS器件以提高JTAG测试的故障覆盖率？ | 是[ ] 否[ ] 免[ ] | |
| 32 | 如果利用JTAG进行板级互连测试，是否提供了Allegro格式或者EDIF格式的网表？ | 是[ ] 否[ ] 免[ ] |
1项：
2项：下载本文
