1.选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
2.搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。实验界面与算术逻辑运算实验类似,不同的是,左边的74LS181的15号引脚接灯泡,用于测试是否有进位.当进位标志灯亮,表示无进位,灯灭表示有进位.实验流程图如图3所示.
3.其余步骤同上一实验.验证带进位运算功能.
| 实验4 移位运算实验 |
| 实验目的 掌握移位寄存器的工作原理及其应用。熟悉移位寄存器的逻辑功能及实现各种移位功能的方法。 |
| 实验设备 74LS194组件一片，单脉冲一个,开关若干，灯泡若干 |
| 实验原理 移位寄存器是一种由触发器连接组成的同步时序电路，每个触发器的输出连到下一级触发器的数据输入，所有触发器共用一个时钟脉冲源，在时钟脉冲的作用下，存储在移位寄存器中的二进制信息，逐位左移或右移。移位寄存器原理框图 |
| 在上图中，每一个方框A、B、C、D代表一位寄存器。如果移位寄存器原状态为1000，A输入接地，每送一个CP时钟之后，数码“1”由A―D的方向移动一位，若逐级移动，它就实现了寄存器的串行输入――串行输出的移位工作方式。 |
| 实验步骤 1选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。 2搭建实验流程：将已选择的组件进行连线,搭建好的实验流程图如图5所示。 |
| 3. 验证74LS194双向移位寄存器的逻辑功能。 芯片引脚如下: 0－3号引脚是4个并行输入端A～D， 4，5号是和右移输入端DSR和左移输入端DSL， 6、7号引脚是S0.S1两个控制输入端，8号是复位端RD（低电平有效）为“异步清零”输入端，9、10号引脚分别是CP时钟脉冲和电源信号，11－14号为QA～QD输出端，15号引脚是接地端。它能实现清零,存数,移位.保持等功能. ①清零：给RD一个低电平，则清除原寄存器中的数码，实现QA、QB、QC、QD清零。 ②存数：当S1=S0=1时，CP上升沿到达时，触发器被置为QAn+1=A, QBn+1=B,QCn+1=C, QDn+1=D,移位寄存器处于“数据并行输入”状态。 ③移位：S1=0,S0=1,CP上升沿到达时，触发器被置为QAn+1=DSR , QBn+1=QAn, QCn+1=QBn , QDn+1= QCn,这时移位寄存器处在“右移”工作状态。 S1=1,S0=0,CP上升沿到达时，触发器被置为QAn+1=QBn, QBn+1=QCn, QCn+1= QDn , QDn+1= DSL，这时移位寄存器处在“左移”工作状态。 ④保持：当S1=S0=0时，Qi n+1= Qi n ，移位寄存器处在“保持”工作状态。 |
| 74LS194的真值表 |
注：本次实验的实验结果的记录形式自由设计，但必须清楚地反映实验的过程和结果。 |
