| 姓 名 | 陈若愚 | 学 号 | 133******** | 年级 | 2013 | 成 绩 |
| 实验日期 | 2014/4/26 | 实验地点 | 专业 | 网络工程 | ||
| 任课教师 | 王源源 | 实验教师 | 王源源 | 班级 | 网络工程13203 |
1位加法器
【目的与要求】
1.掌握1位全加器的设计
2.学会1位加法器的扩展
【实验内容】
1.设计1位全加器
2.将1位全加器扩展为4位全加器
3.使4位的全加器能做加减法运算
【操作步骤】
1.1位全加器的设计
（1）写出1位全加器的真值表
（2）根据真值表写出表达式并化简
（3）画出逻辑电路
（4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此
（5）如果电路设计正确，将该电路进行封装以用于下一个环节
2.将1位全加器扩展为4位全加器
（1）用1位全加器扩展为4位的全加器，画出电路图
（2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。
3.将4位的全加器改进为可进行4位加法和减法的运算器
（1）在4位加法器的基础上，对电路进行修改，使该电路不仅能进行加法运算而且还能进行减法运算。画出该电路
（2）分别用两个4位补码的正数和负数验证该电路的正确性（注意两个数之和必须在4位补码的数的范围内），用quartusII进行功能仿真并对仿真结果进行截图。
【附录】下载本文
