1．完整的计算机系统应包括配套的硬件设备和软件系统。

2．计算机硬件包括运算器、控制器、存储器、输入设备和输出设备。其中运算器、控制器和存储器组成主机;；运算器和控制器可统称为CPU。

3．基于存储程序原理的冯·诺依曼计算机工作方式的基本特点是按地址访问并顺序执行指令。

5．系统程序是指用来对整个计算机系统进行调度、管理、监视及服务的各种软件，应用程序是指用户在各自的系统中开发和应用的各种程序。

6．计算机与日常使用的袖珍计算机的本质区别在于自动化程度的高低。

7．为了更好地发挥计算机效率和方便用户，20世纪50年代发展了操作系统技术通过它对计算机进行管理和调度。

8．指令和数据都存放在存储器中，控制器能自动识别它们。

9．计算机系统没有系统软件中的操作系统就什么工作都不能做。

10．在用户编程所用的各种语言中与计算机本身最为密切的语言是汇编语言。

11．计算机唯一能直接执行的语言是机器语言。

12．电子计算机问世至今计算机类型不断推陈出新但依然保存存储程序的特点最早提出这种观点的是冯·诺依曼。

13．汇编语言是一种面向机器的语言,对机器依赖性很强,用汇编语言编制的程序执行速度比高级语言快。

14．有些计算机将一部分软件永恒地存于只读存储器中称为固件。

15．计算机将存储、运算逻辑运算和控制三部分合称为主机，再加上输入设备和输出设备组成了计算机硬件系统。

16．1μs=10-6s，其时间是1ns的1000倍。

17．计算机系统的软件可分为系统软件和应用软件，文本处理属于应用软件，汇编程序属于系统软件。

18．指令的解释是由计算机的控制器来完成的，运算器用来完成算数和逻辑运算。

23．存储器的容量可以用KB、MB和GB表示，它们分别代表210字节，220字节和230字节。

24．计算机硬件的主要技术指标包括机器字长、存储容量、运算速度。

第二章

1.1946年研制成功的第一台电子计算机称为ENIAC。

3.集成电路的发展，到目前为止，依次经历了小规模集成（SSI）、规模集成（MSI）、大规模集成（LSI）和超大规模集成（VLSI）四个阶段。

5.数控机床是计算机在过程控制方面的应用，邮局实现信件自动分拣是计算机在模式识别方面的应用。

6.人工智能研究用计算机模拟人类智力活动的有关理论与技术，模式识别研究用计算机对物体、图像、语言、文字等信息进行自动识别。

7.计算机在过程控制应用中，除计算机外，A/D转换器是重要部件，它能把模拟量转换成计算机能识别的信号。

10.计算机按其工艺和器件特点，大致经历了四代变化，第一代从1946年开始，采用电子管；第二代从1958年开始，采用晶体管，第三代从1965年开始，采用中小规模集成电路。从1971年开始，采用大规模和超大规模集成电路。

11.电子计算机的英文名是Computer，世界上第一台电子计算机命名为ENIAC，它是由宾夕法尼亚州立大学制成。

12.数字计算机用来处理离散型的信息，而模拟计算机用来处理连续性的信息。

13.以电压的高低来表示数值，其精度有限的计算机称为模拟计算机。

14.将许多电子元件集成在一片芯片上称为IC。（用英文缩写字母表示）

15.人工智能（简称AI）的目标是由人类将思考力、判断力和学习力赋予计算机。

16.计算机发展至今，虽然与早期相比面貌全非，但存储程序的特点依然不变。

17.操作系统最早出现在第三代计算机上。

18.网络技术的应用主要有电子商务、网络教育和敏捷制造等。

19.多媒体技术是计算机技术和视频、音频及通信技术集成的产物。

20.在微型计算机广泛的应用领域中，财务管理属于数据处理方面的应用。

21.在远程导弹系统中，将计算机嵌入到导弹内，这种计算机属于专用计算机，在计算机的应用领域中属于过程控制。

22.机器人属于人工智能领域的一项重要应用。

23.把各类专家丰富的知识和经验以数据形式存于知识库内，通过专用软件，根据用户查询的要求，向用户做出解答。这种系统通常被称作专家系统，属于人工智能领域的应用范畴。

第三章

1.在做手术过程中，医生经常将手伸出等护士将手术刀递上，待医生握紧后，护士才松手。如果把医生和护士看成是两个通信模块上述一系列动作相当于异步通信中的全互锁方式。

2.按联接部件不同，总线可分为片内总线、系统总线和通信总线三种。

3.系统总线是连接CPU、主存、I\\O之间的信息传送线，按传输内容不同，又可分为地址线、数据线和控制线分别用来传送地址、数据和控制信号、响应信号和时序信号。

4.Plug and Play的含义是即插即用。PCI总线标准具有这种功能。

5.一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。

6.总线上的主模块是指对总线有控制权的模块，从模块是指被主模块访问的模块，只能响应从主模块发来的各种总线命令。

7.总线的通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合通常有同步通信、异步通信、半同步通信和分离式通信四种。

8.同步通信的主要特点是通信双方由统一时钟控制数据的传输，一般用于总线长度较短，总线上各部件存取时间比较一致的场合；异步通信的特点是通信双方没有公共的时钟标准，采用应答方式通信，一般用于总线上各部件速度不一致的场合。

9.每个总线部件一般都配有三态门电路，以避免总线访问冲突，当某个部件不占用总线时，由该电路禁止向总线发出信息。

10.总线同步通信影响总线效率的原因是必须按最慢速度的部件来设计公共时钟。

kg.11.在总线的异步通信方式中，通信的双方可以通过不互锁、半互锁和全互锁三种类型联络。

13.按数据传送方式不同，总线可分为串行传输总线和并行传输总线。

kg.串行传输：用一条数据线将数据在单位时间内按位传输；并行传输：数据以组的形式在多条并行信道上同时进行传输。

14.单向总线只能将信息从总线的一端传到另一端，不能反向传输。

kg.15.总线判优控制可分为集中式和分布式两种。集中式有链式查询，计数器定时查询以及请求，            方式对电路故障很敏感，            方式响应速度最快。

16.在同步通信中，设备之间没有应答信号，数据传输在公共时钟信号的控制下进行。

kg.17.在异步通信中，没有固定的总线传输周期，通信双方通过应答（握手）信号联络。

18.在计数器定时查询方式下，采用每次从上一次计数的终止点开始计数的方式，可使每个设备使用总线的优先级相等。

19.总线复用技术是指不同的信号（如地址信号和数据信号）共用同一组物理学线路，分时使用，此时需配置相应的电路。

20.半同步通信既有统一的时钟信号，又允许不同速度的模块和谐工作，为此需增设一条“等待”（WAIT）响应信号线。

第四章

填空

1.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可以用来存储信息，按存取时间由快至慢排列，其顺序是通用寄存器、快速缓存寄存器、主存、磁盘、磁带。

2.Cache、主存和辅存组成三级存储系统，分级的目的是提高访存速度，扩大存储容量。

3.半导体静态RAM依据触发器原理存储信息，半导体动态RAM依据电容存储电荷原理存储信息。

4．动态RAM依据电容存储电荷的原理存储信息，因此一般在2ms时间内必须刷新一次，刷新与行地址有关，该地址由刷新地址计数器给出。

kg. 动态RAM的刷新方式有集中刷新，分散刷新，异步刷新

7.半导体静态RAM进行读/写操作时，必须先接受地址信号，再接受片选和读/写信号。

8.欲组成一个32K*8位的存储器，当分别选用1K*4位，16K*1位，2K*8位的三种不同规格的存储芯片时，各需、16和16片。

9.欲组成一个K*16位的存储器，若选用32K*8位的存储芯片，共需4片；若选用16K*1位的存储芯片，则需片；若选用1K*4位的存储芯片共需256片。

10.用1K*1位的存储芯片组成容量为16K*8位的存储器共需128片，若将这些芯片分装在几块板上，设每块板的容量为4K*8位，则该存储器所需的地址码总位数是14，其中2位用于选板，2位用于选片，10位用于存储芯片的片内地址。

18.主存可以和缓存、辅存和CPU交换信息，辅存可以和主存交换信息，快速缓存可以和主存、CPU交换信息。

19.缓存是设在CPU和主存之间的一种存储器，其速度与CPU速度匹配，其容量与缓存中数据的命中率有关。

20.存储器由m（m=1,2,4,8……）个模块组成，每个模块有自己的地址和数据寄存器，若存储器采用模m编址，存储器带宽可增加到原来的m倍。

21.设有八体并行低位交叉存储器，每个模块的存储容量是K*32位，存取周期是500ns,则在500ns内，该存储器可向CPU提供256（32*8）位二进制信息，比单个模块存储器的速度提高了7倍。（8-1）

kg.低位交叉编址的存储器能够提高访存速度的原因是在不改变存储周期地情况下增大存储器的存储带宽，其最高位部分用于    表示体内地址，低位部分用于表示体号    。

22.使用高速缓冲存储器是为了解决CPU和主存的速度匹配问题，提高访存速度，缓存的地址对用户是透明的，存储管理主要由硬件实现。使用虚拟存储器是为了解决扩大存储器容量问题，存储管理主要由硬件和操作系统实现。后一种情况下，CPU不直接访问第二级存储器。

23.主存储器容量通常以KB为单位，其中K=1024。硬件的容量通常以GB为单位，其中G=2的30次方。

24.主存储器位1MB即等于1024KB。

25.当我们说16位微机的主存储器容量是0KB时，表示主存储器有655360字节存储空间，地址号从0到655359。

26.将主存地址映射到Cache中定位成为地址映像，将主存地址变换成Cache地址称为地址变换，当新的主存块需要调入Cache中，而它的可用地址又被占用时，需根据替换算法解决调入问题。

27.主存和Cache的地址的映像方法很多，常用的有直接映像、全相联映像、组相联映像三种，在存储管理上常用的替换算法是先进先出算法和近期最少使用算法。

kg. 全相联映像的成本最高

28.Cache的命中率是指CPU要访问的信息已在Cache中的比率，命中率与Cache的块长和容量有关。

29.FlashMemory具有高性能、低功耗、高可靠性以及瞬时启动的能力，常作为固态盘，用于便携式电脑中。

30.在Cache-主存层次的存储系统中，存储管理常用的替换算法是LRU和FIFO，前者命中率高。

31.虚拟存储器指的是主存-辅存层次，它可给用户提供一个比实际主存空间大得多的虚拟地址空间。

32.Cache是一种高速缓冲存储器，用来解决CPU与主存之间速度不匹配的问题。现代的Cache可分为片载Cache和片外Cache两级，并将指令Cache和数据Cache分开设置。

41.虚拟存储器通常由主存和辅存两级组成。为了要运行某个程序，必须把逻辑地址映射到主存的物理地址空间上，这个过程叫地址映像。

42.计算机的存储结构系统通常采用层次结构。在选择各层次所用的器件时，应综合考虑速度、容量、成本、密度、能耗。

43.在Cache-主存的地址映像中，全相联映像灵活性强，全相联映像成本最高。

44.在写操作时，对Cache与主存单元同时修改的方法称为写直达法，若每次只暂时写入Cache，直到替换时才写入主存的方法称为写回法。

45.一个n路组相联映像的Cache中，共有M块数据。当n=1时，该Cache变为直接映像；当n=M时，该Cache成为全相联映像。

46.由容量为16KB的Cache和容量为16MB的主存构成的存储系统的容量为16MB。

47.层次化存储器结构设计的依据是程序访问的局部性原理。

48.一个四路组相联的Cache共有块，主存共有8192块，每块32个字。则主存地址中的主存字块标记为9位，组地址为4位，字块内地址为5位。

49.在虚拟存储器系统中，CPU根据指令生成的地址是逻辑地址（或虚拟地址），经过转换后的地址是物理地址（或实际地址）。

第五章

1.I/O接口电路通常具有选址、传送命令、传送数据和反映设备状态功能。

2.I/O的编址方式可分为不统一编址和统一编址两大类，前者需有的I/O指令，后者可通过访存指令和设备交换信息。

3.I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为立即响应、异步定时（采用应答信号）、同步定时（采用同步时标）三种。

4.主机与设备交换信息的控制方式中，程序查询方式主机与设备是串行工作的，

中断方式和DMA方式主机与设备是并行工作的，且DMA方式主程序与信息传送是并行进行的。

5.CPU在指令执行周期结束时刻采样中断请求信号（在开中断情况下），而在存储周期结束时刻采样DMA的总线请求信号。

6.I/O与主机交换信息的方式中，程序查询方式和中断方式都需通过程序实现数据传送，其中程序查询方式体现CPU与设备是串行工作的。

7．如果CPU处于开中断状态，一旦接受了中断请求，CPU就会自动关中断，防止再次接受中断。同时为了返回主程序断点，CPU需将程序计数器内容存至存储器（或堆栈）中。中断处理结束后，为了正确返回主程序运行，并且允许接受新的中断，必须恢复寄存器内容（或现场）和开中断。

8.CPU响应中断时要保护现场，包括对PC内容和寄存器内容的保护，前者通过硬件自动（或中断隐指令）实现，后者可通过软件编程实现。

9.一次中断处理过程大致可分为中断请求、中断判优、中断响应、中断服务和中断返回等五个阶段。

10.为了反映外围设备的工作状态，在I/O接口中都设有状态触发器，常见的有“工作”触发器B、“完成”触发器D、“中断请求”触发器INTR和“中断屏蔽”触发器MASK。

11.D/A转换是将数字信号转换为模拟信号。

12.A/D转换是将模拟信号转换为数字信号。

13.按照主机与外设数据传输方式不同，接口可分为并行数据接口和串行数据接口两大类，按照主机与外设交换信息的控制方式不同，接口可分为程序型接口和DMA型接口。

19.目前常采用一个DMA控制器控制多个I/O设备，其类型分为选择型和多路型。其中选择型特别适合数据传输率很高的设备。

20.多路型DMA控制器适合于同时为多个慢速外围设备服务，它又可以分为多路型和请求方式多路型。

21.在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。

22.显示设备种类繁多，目前微机系统配有的显示器件有CRT显示器、液晶显示器和等离子显示器。显示器所显示的内容有字符、图形、图像三大类。

23.一台微型计算机通常配置最基本的外部设备，即键盘、鼠标、显示器和打印机等。

24.通道是具有特殊功能的处理器，它由I/O指令启动，并以执行通道指令完成外围设备与主存之间进行数据传送。

25.利用访存指令与设备交换信息，这在I/O编址方式中称为统一编址。

26.中断接口电路通过数据总线将向量地址送至CPU。

27.I/O与主机交换信息共有程序查询方式、程序中断方式、DMA方式、和通道方式五种控制方式。

29.若显示器接口电路中的刷新存储器容量为1MB，当采用800×600的分辨率模式时，每个像素最多可以有216种颜色。    刷新存储容量>=分辨率*彩色位数

显示内存同分辨率及其色彩位数的关系为：

显示内存 >= 分辨率与彩色位数/8的乘积

因此，你1M内存采用800*600的分辨率模式时多少颜色的计算为：

（1024*1024）/(800*600)=2.184********33333333333333333333

每个像素约占用2.185字节。因为颜色表示都是整字节位，即8位、16位、32位等，取整数大约2个字节。所以颜色数按2个字节即16位色。

所以1MB内存在采用800*600的分辨率模式时，每个像素最多可以有16位色。

34.终端由键盘和显示器组成，具有输入和输出功能。

35.激光打印机采用了激光技术和照相技术。

36. 中断服务程序的执行顺序

单重中断的为保护现场、设备服务、恢复现场、开中断和中断返回。

多重中断的为保护现场、开中断、设备服务、恢复现场和中断返回。

第六章

1.计算机中广泛用二进制数进行计算、存储和传递，其主要理由是物理器件性能所致。

2．在整数定点机中，机器数为补码，字长8为（含2位符号位），则所能表示的十进制数范围为-至63，前者的补码形式为11000000，后者的补码形式为00111111。

3．机器数为补码，字长16位（含1位符号位），用十六进制写出对应于整数定点机的最大整数的补码是7FFF，最小负数补码是8000。

7．在整数定点机中，采用1为符号位，若寄存器内容为10000000，当它分别表示为原码、补码、反码及无符号数时，其对应的真值分别为-0、-128、-127和128（均用十进制表示）。

kg.类似8、9、10

kg.已知[x]补=1.0000，则x=         ，[x/2]补=         ，[x/2]原=         。

8．在小数定点机中，采用1为符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的分值分别为-0、-1和-127/128（均用十进制表示）。

9．在整数定点机中，采用1为符号位，如寄存器内容为11111111，当它分别表示为原码、补码、反码及无符号数时，其对应的真值分别为-127、-1、-0和255（均用十进制表示）。

10.在小数定点机中，采用1位符号位，若寄存器内容为1111111，当它分别表示为补码、原码和反码时，其对应的真值分别为-127/128、-1/128、和-0（均用十进制表示）。

11．机器数字长为8为位（含1位符号位），当x=-128（十进制)时，其对应的二进制为-10000000，【x】原=不能表示，【x】反=不能表示，【x】补=10000001，【x】移=00000000。

17．设机器字长为8位（含1位符号位），若机器数为00H(十六进制)，当它分别代表原码、补码、反码和移码时，等价十进制整数分别为0、±0、0和-128。

18．设计器字长为8位（含1位符号位），若机器数为80H（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-0、-128、-127和±0。

19．设计器字长为8位（含1位符号位），若机器数为81H（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-1、-127、-126和+1。

20．设计器字长为8位（含1位符号位），若机器数为FEH（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-126、-2、-1和+126。

21.设计器字长为8位（含1位符号位），若机器数为FFH（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为-127、-1、-0和+127。

22．采用浮点表示时，若位尾数为规格化形式，则浮点数的表示范围取决于阶码的位数，精度取决于尾数的位数，数符确定浮点数的正负。

23．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须增加。位数右移一位阶码加1。

24．对于一个浮点数，阶码的大小确定了小数点的位置，当其尾数左移时，欲使其值不变，必须是阶码减少。

25．采用浮点表示时，最大浮点数的阶符一定为正，尾数的符号一定为正。最小浮点数的阶码一定为正，尾数的符号一定为负。

26．移码常用来表示浮点数的阶码部分，移码和补码除符号位尾数外，其他各位数符。

27．采用浮点表示时，当阶码和尾数的符号均为正，其他的数字全部为1时，表示的是最大的浮点数。当阶码的符号为正，尾数的符号为负，其他数字全部为1时，这是最小的浮点数。

28．设浮点数字长为24位，欲表示-6×104～6×104之间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码应取5位，尾数应取17位。按这样分配，这24位浮点数的溢出条件是阶码大于+31。

29．已知16位长的浮点数，欲表示-3×104～3×104之间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码应取4位，尾数应取10位。这种格式的浮点数（补码形式），当阶码小于-16时，按机器零处理。

kg.30.当0>x>-1时，满足[x]原=[x]补的x值是-1／2；当0>x>-27时，满足[x]原=[x]补的x值是-。

31．最少需用17位二进制数可表示任一五位长的十进制数。

32．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示的最大正数真值是231×（1-217），非零最小正数真值是2-33，绝对值最大的负数真值是-231，绝对值最小的负数真值是2-32×（-2-1-217）（均用十进制表示）

33．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则在32位二进制补码浮点规格化数对应的十进制真值范围内：最大正数为2127×（1-2-23），最小正数为2-129，最大负数为2-128×（-2-1-223），最小负数为-2127。

34．设机器数字长为8位（含1位符号位），对应十进制数x=-0.6875的[x]原为1.1011000，[x]补为1.0101000，[x]反为1.0100111，[-x]原为0.1011000，[-x]补为0.1011000，[-x]反为0.1011000。

35．设机器数字长为8位（含1位符号位），对应十进制数x=-52的[x]原为1，0110100，[x]补为1，1001100，[x]反为1，1001011，[-x]原为0，0110100，[-x]补为0，0110100，[-x]反为0，0110100。

36．补码表示的二进制浮点数，尾数采用规格化形式，阶码3位（含阶符1位），尾数5位（含1位符号位），则所对应的最大正数真值为7.5，最小正数真值为1／32，最大负数真值为-9／256，最小负数真值为-8（写出十进制各位数值）。

39．已知十进制数x=-5.5,分别写出对应8位字长的定点小数（含1位符号位）和浮点数其中阶符1位，阶码2位，数符1位，尾数4位）的各种机器数，要求定点数比例因子选取2-4，浮点数为规格化数，则定点表示法对应的[x]原为1.0101100，[x]补为1.1010100，[x]反为1.1010011，浮点表示法对应的[x]原为0,11;1.1011，[x]补为0,11;1.0101，[x]反为0,11;1.0100。

42．在计算机中，一个二进制代码表示的数可被理解为指令或数据或字符或地址或逻辑值。

43．已知[x]补=x0。x1x2…xn,则[-x]补=x0x1x2x3…xn+2-n。

第七章    

1.指令字中的地址码字段（形式地址）有不同的含意，它是通过寻址方式体现的，因为通过某种方式的变换，可以得出有效地址。常用的指令地址格式有零地址、一地址、二地址和三地址四种。

    2.在非立即寻址的一地址格式指令中，其中一个操作数通过指令的地址字段安排在寄存器或存储器中。

3.在二地址格式指令中，操作数的物理位置有三种形式，它们是寄存器--寄存器型、寄存器--存储器型和存储器--存储器型。

    4.对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中。

    5.立即寻址的指令其指令的地址字段指出的不是操作数的地址，而是操作数本身。

6.寄存器直接寻址操作数在寄存器中，寄存器间接寻址操作数在存储器中，所以执行指令的速度前者比后者快。

24.RISC的英文全名是Reduced Instruction Set Computer中文含义是精简指令系统计算机;CISC是Complex Instruction Set Computer，它的中文含义是复杂指令计算机。

25．RISC指令系统选取使用频度较高的一些简单指令，复杂指令的功能由简单指令的组合来实现。其指令长度固定，指令格式种类少，寻址方式种类少，只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行，且采用流水线技术，大部分指令在一个时钟周期时间内完成。

kg.影响流水线性能的因素主要有资源（结构）冲突，数据相关，控制相关。

26．操作数由指令直接给出的寻址方式为立即寻址。

27．只有操作码没有地址码的指令称为零地址格式指令。

28．在指令的执行阶段需要两次访问存储器的指令通常采用存储器间接寻址。

29．需要通过计算才能获得有效地址的寻址方式常见的有变址寻址、基址寻址和相对寻址。

30．在一地址的运算指令中，通常第一操作数在累加器中，第二操作数由指令地址码给出，运算结果在累加器。

31．操作数的地址直接在指令中给出的寻址方式是直接寻址。

32．操作数的地址在寄存器中的寻址方式是寄存器间接寻址。

33．操作数的地址在主存储器中的寻址方式是存储器间接寻址。

34．操作数的地址隐含在指令的操作码中，这种寻址方式是隐含寻址。

35．在寄存器寻址中，指令的地址码给出寄存器号，而操作数在寄存器中。

36．在寄存器间接寻址中，指令中给出的是操作数地址所在的寄存器编号。

37．程序控制类指令包括各类转移指令，用户常用的有无条件转移指令、条件转移指令和子程序调用指令。

38．基址寻址方式的操作数地址由基址寄存器的内容与指令地址码字段给出的地址（或形式地址）求和产生。

39．相对寻址方式中的操作数地址由当前PC值与指令地址码字段给出的位移量（或形式地址）求和产生。

40．变址寻址和基址寻址的有效地址形成方式极为相似，但它们的应用场合不同，前者主要用于处理数组程序，后者支持多道程序的应用。

kg.在微程序控制器中，一条机器指令对应一个微程序，若某机有35条机器指令，通常可对应3微程序。

kg.若控制单元CU采用微程序设计方法实现，当指令取至指令寄存器后，每一条机器指令微程感的入口地址根据    指令的操作码字段 通过    微地址形成部件 形成

kg.设相对寻址的转移命令占两个字节，第一个字节是操作码，第二个字节是相对位移量（用补码表示），若CPU每从存储器取出一个字节时，即自动完成(PC)+1PC，设当前PC的内容为2000H，要求转移到2008H地址，则转移指令第二个字节内容为06H

第九章

kg.CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用若干个机器周期来表示，而后者又包含若干个时钟周期。

kg.指令周期是    取出并执行一条指令的时间，最基本的指令周期包括取址周期和执行周期。

1.对于某些指令（如乘法指令），控制器通常采用局部控制方式来控制指令的执行，但这种控制中的节拍宽度与控制的节拍宽度是相等的，而且这两种控制是同步的。

2.控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而执行部件执行此控制命令后所进行的操作叫做微操作。

3.控制器的控制方式分同步控制，异步控制，联合控制，人工控制四类。

4.CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。

5.程序顺序执行时，后继指令的地址由PC自动加1形成，遇到转移指令和调用指令时，后继指令的地址从指令寄存器的地址码字段获得。

6.控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。

7.与局部控制相结合的控制属于同步控制方式，要求节拍的宽度与局部控制节拍的宽度相同。

8.控制器的控制方式中，机器周期中的节拍数可以不同，这属于同步控制。

9.在总线复用的CPU中，地址线和数据线公用一组总线，必须采用分时控制的方法，先给地址信号，并用地址锁存信号将其保存。下载本文