Modern electronic system course design
学分：2周数：2
一、进度安排
布置课题和讲解：1天
查阅资料、设计：4天
实验：3天
撰写报告：2天
二、成绩考核
达标要求：
1、根据据设计题目进行系统功能分析，根据系统功能分析的结果给出系统的逻辑算法，系统框架；给出采用流程图或描述语言等手段描述的系统逻辑功能；据此完成系统方案设计并进行论证，根据该方案进行系统设计。提交实现受控器及控制器的VHDL源程序以及仿真结果。
2、在GW48-SOPC实验开发系统上完成系统的物理实现。
3、对试验结果进行必要的分析。
4、根据要求完成课程设计报告书。
考核方式：
可根据学生设计的VHDL源程序、硬件原理图、软件流程图和课程设计报告书的质量及实验完成情况评定成绩，在条件容许时也可进行答辩考核。
报告（包括答辩）成绩占70％，实验成绩占30％。
三、课程设计报告格式、内容要求
课程设计报告应包括方案设计与论证、电路图、VHLD源程序及软件流程图等设计文件、FPGA时序仿真结果、实验结果分析等方面，报告书要求字迹工整，语言简练、文字通顺。报告书应以十六开纸书写，四周留有边框，并装订成册。其格式要求如下：
1．封面（模板从学校校园网上下载）
封面应包括题目、学生姓名、学号、班级、日期等相关信息。
2．任务书（由指导老师提供）
3．摘要
摘要要求400字以内。主要包括总体方案，实现方法，实现的功能、特点等。
4．目录
可采用二～三级目录结构。
5．正文
正文应包含课程设计报告内容要求中所列出的每一方面的内容，一般可按章节结构撰写。
1) 方案设计与论证
本章应包含方案的比较与对为何采用此方案的论证。在方案比较中应至少提供两种以上的实现方案，每种方案只需提供原理框图并说明每个方案的特点，说明各自的优缺点。在原理框图的基础上应采用现代电子系统设计方法进行系统设计，对系统的各组成环节进行原理说明。
2）电路图及设计文件
电路图应采用Protel或Orcad等电路设计CAD软件绘制，软件流程图应采用Visio绘制，VHDL源程序内容应规范、清晰、工整、合乎规范。
3）FPGA时序仿真结果
应给出测试向量、全机与关键器件的时序波形，并给出相应的分析结果说明。
4）测试结果分析
根据设计要求及实验结果对本次设计结果作出评估，提出存在问题，产生问题的原因及解决方法。
题目一 数字移相信号发生器设计
1、任务与要求
基于DDS技术利用VHDL设计并制作一个数字式移相信号发生器。
（1）基本要求：
a．频率范围：1Hz～4kHz，频率步进为1Hz，输出频率可预置。
b．A、B两路正弦信号输出，10位输出数据宽度
c．相位差范围为0～359°，步进为1.4°，相位差值可预置。
d．数字显示预置的频率（10进制）、相位差值。
（2）发挥部分
a．修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。
b．输出幅度峰峰值0.1～3.0V，步距0.1V，显示预置值。
c．其它。
2、系统原理框图
图1-1 DDS数字移相调频原理框图
建议选择模式3：用数码管1、2显示相位字PWORD输入，用数码管5、6、7、8显示频率字FWORD输入，用数码管3、4显示输出电压。
附：超高速A/D、D/A板GW_ADDA说明
GW_ADDA板含两片10位超高速DAC（转换速率最高150MHz）和一片8位ADC（转换速率最高50MHz），另2片3dB带宽大于260MHz的高速运放组成变换电路。
GW_ADDA板上所有的A/D和D/A全部处于使能状态，除了数据线外，任一器件的控制信号线只有时钟线，这有利于高速控制和直接利用MATLAB/DSP Builder工具的设计。GW_ADDA板上工作时钟必须由FPGA的I/O口提供，且DAC和ADC的工作时钟是分开的。无法直接利用MATLAB和DSP Builder进行自动流程的设计，优点是时钟频率容易变化，且可通过Cyclone中的PLL的到几乎任何时钟频率。由此即可测试ADC和DAC的最高转换频率。
两个电位器可分别调协两个D/A输出的幅度（输出幅度峰峰值不可大于5V，否则波形失真）；模拟信号从接插口的2针“AIN”输入，J1和J2分别是模拟信号输出的PA、PB口，也可在两挂钩处输出，分别是两个10位DA5651输出口。
注意，使用A/D，D/A板必须打开GW48-PK2主系统板上的+/-12V电源，用后关闭！
附图1-1 SOPC GWAC6/12 板AD_DA 板接口原理图
题目二 直流电机控制设计
1、任务与要求
利用PWM控制技术实现直流电机的速度控制。
（1）基本要求：
a．速度调节：4档，数字显示其档位。
b．能控制电机的旋转方向。
c．通过红外光电电路测得电机的转速，设计频率计用4位10进制显示电机的转速。
（2）发挥部分
a．设计“去抖动”电路，实现直流电机转速的精确测量。
b．修改设计，实现直流电机的闭环控制，旋转速度可设置。
c．其它。
2、系统原理框图
图2-1 直流电机控制原理框图
图2-2 PWM控制电路原理图
建议选择模式5：用键1控制旋转方向，键2控制旋转速度。
附：步进电机和直流电机使用说明
附图2-1 电机引脚连接原理图
附图2-1是实验系统上的两个电机的引脚图，是以标准引脚方式标注的。
直流电机的MA1和MA2相为PWM输入控制端，cont为光电输出给FPGA的转速脉冲，接PIO66。
注意，不作电机实验时要通过3个跳线座，禁止它们；如其中JM0是步进电机的开关跳线，如此等等。
题目三 简易数字频率计设计
1、任务与要求
设计一个具有如下功能的简易频率计。
（1）基本要求：
a．被测信号的频率范围为1～20kHz，用4位数码管显示数据。
b．测量结果直接用十进制数值显示。
c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。
d．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。
e．当测量脉冲信号时，能显示其占空比（精度误差不大于1%）。
（2）发挥部分
a．修改设计，实现自动切换量程。
b．构思方案，使整形时，跳变阈值自动进行调节，以实现扩宽被测信号的幅值范围。
c．其它。
2、系统原理框图
图3-1 系统原理框图
图3-2 放大整形原理框图
建议选择模式5：用键1控制量程切换，键2控制计算占空比。
附：超高速A/D、D/A板GW_ADDA说明
GW_ADDA板含两片10位超高速DAC（转换速率最高150MHz）和一片8位ADC（转换速率最高50MHz），另2片3dB带宽大于260MHz的高速运放组成变换电路。
GW_ADDA板上所有的A/D和D/A全部处于使能状态，除了数据线外，任一器件的控制信号线只有时钟线，这有利于高速控制和直接利用MATLAB/DSP Builder工具的设计。GW_ADDA板上工作时钟必须由FPGA的I/O口提供，且DAC和ADC的工作时钟是分开的。无法直接利用MATLAB和DSP Builder进行自动流程的设计，优点是时钟频率容易变化，且可通过Cyclone中的PLL的到几乎任何时钟频率。由此即可测试ADC和DAC的最高转换频率。
两个电位器可分别调协两个D/A输出的幅度（输出幅度峰峰值不可大于5V，否则波形失真）；模拟信号从接插口的2针“AIN”输入，J1和J2分别是模拟信号输出的PA、PB口，也可在两挂钩处输出，分别是两个10位DA5651输出口。
注意，使用A/D，D/A板必须打开GW48-PK2主系统板上的+/-12V电源，用后关闭！
附图3-1 SOPC GWAC6/12 板AD_DA 板接口原理图
题目四 堆栈处理器的设计
1、任务与要求
设计一个具有如下功能的堆栈处理器。
（1）基本要求：
a．与外部数据线的数据交换符合堆栈要求（先进后出）；
b．对存储的数据能进行算术运算；
c．数据位数不少于8位；
d．通过数码管显示操作数据及运算结果。
（2）发挥部分
a．具有错误提示功能；
b．数据位数不少于16位；
c．其它。
2、系统原理框图
图4-1 系统原理框图
图4-2 堆栈存储器结构
建议用VHDL语言进行编写，也可用LPM模块进行定制ram、乘法器和除法器等器件。为了便于测试ram中字数可设置的少一些。
电路结构建议选择模式5。
用1或2个数码管显示栈顶（A寄存器）数据，用1或2个数码管显示B寄存器数据，用1或2个数码管显示PUSH、POP操作数（即数据总线BUS中的数据）。
用4个LED灯显示堆栈处理器FULL、EMPTY、ONE、READY状态。
合理设计实验箱上8个按键，实现ADD、SUB、MUL、DIV、PUSH、POP、设置PUSH操作数、reset复位、start等操作。下载本文
