（SMD3225-24MHz-7pF）电容匹配测试报告
图 1.1 24M晶振原理图
1测试PCB板寄生电容
如上图1.1，图中C1与C2为匹配电容，C3为测试使用表笔（5.6pf）。通过频率计测试电路频率偏移，结合晶振T/S值（T/S值按20ppm/pf计算），可计算出PCB寄生电容。使用频率计测试晶振电路频偏为-25.6ppm，如下图1.2所示。
图 1.2 频率偏移
频偏-25.6ppm换算成电容为1.28pf。加入表笔后的频率影响，总电容为：
根据公式：
有：
可算出寄生电容C寄生:
2.根据寄生电容值进行匹配方案设计
使用的晶振为24.000MHz,CL=7pf。根据C寄生的取值，能够优化出以下几个备选方案：
表 1不同匹配电容的备选方案
| 方案 | 芯片输入端电容() | 芯片输出端电容 | 串联后电容值 |
| A | 10 | 10 | 5 |
| B | 8.2 | 8.2 | 4.1 |
| C | 6.8 | 6.8 | 3.4 |
已知匹配电容C1=C2=8.2pf，表笔电容5.6pf，晶振的T/S=20ppm/pf，接下来可计算出实际的频率偏移。
使用表笔（5.6pf）测试出晶振电路频偏为-25.6ppm，计算此时电路实配电容：
pf
同时，计算不加表笔时匹配电容：
表笔令整个电路的匹配电容增加1.04pf，即频偏增加了20.8ppm，根据“电容容值越大，晶振电路频率越低”的原理，可得出电路未引入表笔时频偏为-4.8ppm。
3.测试方案B的波形和特性阻抗。
图 1.3 方案B芯片输入波形
图 1.4 方案B芯片输出波形
负阻抗测试，约1.5K欧姆时，不能正常抄表。查规格书，等效电阻最大约为50欧姆，阻抗值为等效阻抗30倍，合理。
4.之前使用以下原理，未串入电阻，匹配电容10pf时输入存在明显过冲，输出波形畸变较为严重。目前新版模块24M晶振匹配电容更换为8.2pf，并在芯片输入端串联1.2K电阻。
1.5 未串入电阻，匹配电容10pf时原理图
1.6 未串入电阻，匹配电容10pf时输入波形
1.7 未串入电阻，匹配电容10pf时输出波形下载本文
