（总学分：1   总上课时数：4   实验时数：28）

东南大学自动化学院

一、课程的性质与目的

本课程是自动化专业学生的一门专业必选课。本课程的教学目的，是借助大量实验环节使学生将已学过的数字电路及可编程数字系统的设计等知识综合运用于数字系统的设计中，从而培养学生对数字系统的综合设计能力。基本掌握自顶向下的电子系统设计方法,学会使用PLD和Verilog硬件描述语言设计数字电路,掌握 Quartus II等开发工具的使用方法,同时对以可编程逻辑器件（PLD）为主的当代逻辑电路设计技术有深刻的了解。通过本课程的教学与实验，培养学生自主学习、正确分析和解决问题的能力，使同学们具备设计基于PLD技术的一般中等规模逻辑电路系统的能力。

二、课程内容的教学要求

1. 逻辑电路设计及PLD基础

（1）了解逻辑电路系统中全硬件设计技术以及指令型硬件设计技术的差别；

（2）了解FPGA与CPLD的差异及常用芯片选型技术；

（3）了解PLD的技术发展历程及趋势。

2. PLD软件设计基础

（1）QuartusII开发环境的应用技巧和仿真技术；

（2）基于VHDL的硬件描述语言语法及编程基础； 

（3）硬件描述语言程序设计常用技巧及注意事项，培养模块化及可重用性编程思想；

（4）掌握控制器有限状态机的设计方法。

3．PLD硬件设计基础

（1）了解PLD的硬件电路设计技术；

（2）了解PLD的程序下载及配置技术。

三、上机实习要求

了解QuartusII开发环境下进行程序化逻辑电路设计的过程以及硬件描述语言编程的基本要求和技巧，通过上机实验，完成，简易数字频率计、交通灯控制器、出租车自动计费器、电梯运行控制器四个综合实验其中之一。

四、能力培养的要求

1. 编程能力的培养：通过本课程的学习，掌握基于硬件描述语言的程序设计能力和调试能力。

2. 设计能力的培养：通过本课程的学习，具备对中等规模逻辑电路系统的设计能力，包括软件及硬件设计。

3. 自学能力的培养：通过本课程的学习，培养和提高学生对所学知识进行整理、概括、消化吸收的能力，以及围绕课堂教学内容，查阅网上资料及各类书籍，自我扩充知识领域的能力。

五、教学学时分配

总评成绩＝平时成绩＋实验验收成绩＋实验报告 

平时成绩占10％，实验验收50％，实验报告40％

总分按优、良、中、及格、不及格评分。

七、成绩评判标准

  1．平时成绩

     （1）不无故旷课、迟到早退、遵守纪律：5分

     （2）实验认真、有上进心、乐于助人：5分

2．实验验收成绩

（1）实验功能与技术指标：35分

（2）方案叙述与问题答辩：10分

（3）创新：5分

  3．实验报告

（1）方案论证：10分

（2）模块设计与仿真：20分

（3）报告内容、文字条理、文档规范、结果分析：10分

八、教材及参考书

1.夏宇闻.Verilog 数字系统设计教程.  北京航空航天大学出版社，2003

2.黄正瑾编著：计算机结构与逻辑设计。高等教育出版社，2003

3.王金明.数字系统设计与Verilog HDL(第二版)  电子工业出版社，2005

4.褚振勇，翁木云编著：FPGA设计及应用。西安电子科技大学出版社，2002下载本文