一、实验内容
1．用逻辑图和VHDL语言设计D锁存器，并进行仿真与分析；
2．参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析。
3．参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析。
二、预习报告要求
1．预习报告可以写成电子文件，进实验室后开机检查，禁止复制他人的劳动成果，违者预习无效。
2．预习报告内容有:
D锁存器的逻辑图和用VHDL语言编写的程序；
用VHDL语言编写的边沿D触发器程序；
用VHDL语言编写的边沿JK触发器程序。
三、电路功能介绍
1．D锁存器（D Latch）
逻辑图
逻辑功能表
| EN | D | Q | QN | |
| 1 | 0 | 0 | ||
| 1 | 1 | 1 | ||
| 0 | × | 保持Q | 保持QN |
逻辑框图
逻辑功能表
| INPUTs | OUTPUTs | |||
| PR | CLR | CLK | D | Q QN |
| 0 | 1 | × | × | 1 0 |
| 1 | 0 | × | × | 0 1 |
| 0 | 0 | × | × | 1(失效) 1(失效) |
| 1 | 1 | ↑ | 1 | 1 0 |
| 1 | 1 | ↑ | 0 | 0 1 |
| 1 | 1 | 0 | × | 保持Q 保持QN |
3．边沿式JK触发器
逻辑框图
逻辑功能表
| INPUTs | OUTPUTs | ||||
| PR | CLR | CLK | J | K | Q QN |
| 0 | 1 | × | × | × | 1 0 |
| 1 | 0 | × | × | × | 0 1 |
| 0 | 0 | × | × | × | 1(失效) 1(失效) |
| 1 | 1 | ↓ | 0 | 0 | 保持Q 保持QN |
| 1 | 1 | ↓ | 1 | 0 | 1 0 |
| 1 | 1 | ↓ | 0 | 1 | 0 1 |
| 1 | 1 | ↓ | 1 | 1 | Toggle（翻转） |
| 1 | 1 | 1 | × | × | 保持Q 保持QN |
VHDL编程选用语句建议：
1、可用if statement；
2、可用逻辑方程。下载本文
