DSP最小系统

教程内容：

1、利用Capture CIS进行原理图设计

2、利用Cadence PCB Editor布局布线

3、光绘文件（Artwork）制作，生成Gerber文件

1mil=0.0254mm

一  原理图

放大I 缩小O

图纸右下角标注：Design Template

1、创建新工程文件 库文件 

2、参考datasheet在库文件中添加新元件：

Place pin（画管脚编辑属性，power型 visible）、Place pin array（管脚阵列）

全部元件在Spreadsheet表中编辑（全选右键单击edit properties）

可以在新建元件时选New Part Creation Spreadsheet通过表格创建多引脚元件

   常用选项：Option-part properties / package properties

   画不规则元件：Preference中取消Pointer snap to Grid，随意划线，画完再改回去

3、原件：homogeneous（完全相同）、heterogeneous（多个功能模块不同）  以NE5532为例

Tools-Annotate：给元件编号

    原理图中多个heterogeneous原件的分组问题：库文件中选中原件，在part properties中新建new property（name如package不可为group，value为组号123等），原件的多个部分都要执行上一操作；打开原理图，双击原件在property editor中将package属性设置为相同则为同一组原件；要给之编号还需在annotate菜单physical packaging栏中将最后一项改为上文中name名

    大型元件的分割：参考《cadence电路设计案例精析》P18

4、在工程中添加元件库（自建库、系统库）  电容电阻电感变压在discrete库中 

不知道元件在哪个库可以搜索

   放置元件place part

5、元件的连接：直接连、用网络别名连接（在同一原理图页面中place net alias，名称相同表示电气上连接在一起）

引脚悬空（末端连Place no connect）

最好不要在放置元件时就把元件连在一起

6、总线：功能类似的信号

总线连接：Place-Bus 默认直角拐弯 

按住shift拉任意转方向画总线 

命名net alias（规则：XX[起始：结束]） 拖到总线上

连接管脚与总线：place bus entry、按F4连续放置总线入口、信号线（与总线名一致）

总线之间的连接：T型交叉有电气连接 十字无实际电气连接

不同页面之间的连接：place off-page connect 实际上与同一页面连接时net alias相似

7、浏览BROWSE-元件parts（容易发现元件编号和大小错误）、网络Nets（双击看某一网络与哪些部分连接）、

页面之间进行互联的网络：Browse-off page connectors、电气检查中的错误查看DRC

搜索Find元件parts、网络nets、Netlist

修改元件库后更新元件：replace/update cache 

工程已经不在的元件在cache中删掉 cleanup cache

8、给元件添加封装信息：双击元件打开Property Editor，在PCB Footprint中标注封装 

批量修改封装：多选……

在元件库中添加封装信息：打开库，选择元件-option-Package Property，回到项目中选中更改封装的元件-replace cache-选择replace schematic part property

生成网表：先元件重编号Annotate、再DRC（design rules check）检查、选中dsn文件-Tools-create netlist-PCB Editor

生成元件清单BOM，两种：

1）Reports-CIS Bill of Materials-standard

2）Tools- Bill of Materials

9、

二 PCB

高速电路设计流程        原则：设计即正确

1、工具介绍

Allegro PCB Editor 

用于创建修改设计文件，是主要的设计工具，有两种模式：layout mode和symbol creation mode，进行手工布局布线时，工作在layout mode下，symbol creation mode中可以创建和修改package symbol、mechanical symbol、formal symbol、shape symbol、flash symbol

Pad Designer

创建及修改焊盘Padstack

DBdoctor

用于检查设计数据中的错误，

Allegro Constraint Manager

Allegro约束管理器，布局布线约束规则的创建、管理、评估、检查

Allegro PCB Router

自动布线工具，对于有复杂涉及规则的高密度电路板处理能力很强

Allegro PCB SI/PI

信号/电源完整性仿真工具

2、PCB设计流程（理论）：

1)规划出所设计电子设备的各项系统的规格，包括系统功能、系统的大小、运作情况以及成本

2)做出系统的功能方块图，同时将每个方块之间的关系表示出来

3)根据系统的功能方块图将系统分割成数个PCB，可以缩小系统的尺寸，同时可以使系统具有升级与交换零件的能力

4)决定各PCB使用的技术以及电路数量，决定板子的大小。在选择技术时要考虑线路图的品质和速度

5)通过原理图绘制工具绘制出PCB电路概图，表示出各零件间的相互连接细节

6)为了确保设计出来的电路图可以正常运作，需要进行初步设计的仿真运作，通过计算机软件读取设计图，显示电路运作的情况

7)布局，根据零件间的连接，一最有效率的方式与路径将各元件放置妥善，使元件间的连接尽可能的短，并且通过的层数尽可能的少。可以通过计算机软件测试布线的可行性，检查各零件摆放的位置是否可以正确连接，以及能否实现高速运作

8)布线，根据设定好的规定，将电路板上的各元件连接起来，即完成布线操作，可以先手动完成重要原件的布线，然后进行自动布线

9)布线后仿真，为了确定线路在导线后能正常运行，需要通过最后检查，同时可以检查布线过程中是否有错误的连接，仿真过程中测定信号完整性问题及电磁兼容性问题，保证电路板的性能良好

10)建立制作档案，根据设计内容建立包含信号、电源以及地线层的平面图，阻焊层与网板印刷的平面图，还有钻孔与存放等指定档案，提供给制造厂商，便于生产电路板

3、两个概念class、Subclass

绘制电路板最终在电脑上形成一个数据库，元件线路都是一些数据，cadence利用class和Subclass组织这些数据

每放置一个东西都要指定其属于哪个class、Subclass，与windows的类、子类相似

在一个PCB中，一个个Subclass的打开，了解各subclass

4、不知道选多大焊盘？国际标准IPC7351  参考软件PCB Matrix IPC LP View

焊盘制作工具Pad Designer：

参考IPC在Begin Layer中设置焊盘形状大小，加焊层PASTEMASK一般与焊盘大小一致，阻焊层SOLDERMASK一般比焊盘大0.1mm就够了

元件封装编辑：

打开PCB Editor-File-New Drawing（Package Symbol）-Setup-

design parameters修改图纸参数-Layout-pin-在option中找到焊盘类型，设置XY方向焊盘个数、间距等参数-放置在页面上(命令窗口输入坐标可确定放置点，eg.x 0 0表示放于原点

创建元件必需的：引脚（设置焊盘）、丝印(silkscreen)、图形边框、参考编号(label-ref)、安装区Place Bound（只是一个图形上的区域用来检查元件之间是否有重叠，）

装配外框：在Package Geometry-Assembly Top层Add-Line

丝印：Package Geometry-Silkscreen Top层Add-Line

安装区：Package Geometry-Place Bound层Add-Line

参考编号：Layout-Labels-Ref Des 在Assembly Top层

5、创建复杂的BGA封装；

?no.22创建自定义焊盘-先创建新图形-分图形、合并Merge-create 

添加新创建焊盘、图形的路径：user preference-padpath、psmpath

no.25 通孔类元件的封装

关于flash焊盘（花焊盘、热风焊盘：在大面积的接地中，常用元器件的引脚与其连接，对连接引脚的处理需要进行综合的考虑，就电气性能而言，元件引脚的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离heat shield，俗称热焊盘Thermal）

no.26 带非电气属性引脚的元件封装（再看）

6、画电路板new-board

边框（Board_Geometry类Outline子类）——倒角（Manufacture-Dimension-chamfer45角/fillet圆弧角）——允许布线区域（Setup-Area-Route Keepin）——允许摆放区域（Pachage Keepin或者用Z-copy命令设置与上一边框的距离）

7、No.28设置层叠结构Setup-Cross-section

添加层-设置层类型Layer Type、材料Material、名Etch Subclass name、正负片positive /negative

内电层铺铜：Z-copy设置好类和子类，选中Create dynamic shape，复制所在区域的边框（GND和Power层都要上述操作）

稍后看看完全学习手册的第五章——由原理图到PCB前的准备工作

8、No.29布局前的准备工作

导入网表：File-Import-Logic

栅格点设置：Setup-Grids    可以分层设置Etch电气层    Non-Etch非电气层

Setup-Drawing option    显示元件摆放状况等

9、No.30 手动放置元件：place-manually下载本文