基于 TMS320F28335 的 DSP 最小系统设计

Design of DSP Minimum System Based on TMS320F28335

谭    威    罗仁泽    高文刚    （西南石油大学电气学院，四川 成都 610500）

周慧琪    （西安电子科技大学计算机学院，陕西 西安 710071）

摘    要

在各大专院校的课程教学、 实验教学、 毕业设计以及电子设计竞赛中， 需要应用 DSP 实验系统。 介绍了 TI 公司的

TMS320F28335 芯片的性能特点，给出了由 TMS320F28335 组成的 DSP 最小应用系统。 详细介绍了各部分电路的设计方法。 该系统可满足教学要求，也可用于简单的工程研究和应用开发。

关键词：数字信号处理器，最小应用系统，浮点 DSP，TMS320F28335

Abstract

In the colleges and universities teaching,experiment teaching,the graduation design and electronic design competition,need-ed to use DSP experiment system．This paper introduces the TI company TMS320F28335 chip performance characteristics,is giv-en up of TMS320F28335 DSP minimum application system．Detailed introduces each part of the circuit design method．

Keywords:digital signal processor,minimum application system,fixed－point DSP,TMS320F28335

TMS320F28335 数字信号处理器是 TI 公司的一款 C2000

系列的浮点 DSO 控制器，与以往的定点 DSP 相比，该器件的精度高，成本低，功耗小，性能高，外设集成度高，数据以及程序存储量大，A ／ D 转换更精确快速等。 它采用内部 1．8V 或 1．9V 供电，外

部 3．3V 供电，因而功耗大大降低。 且主频高达 150MHz，处理速度快， 是需要浮点运算便携式产品的理想选择。 本文采用

TMS320F28335 作为主控芯片设计一个 DSP 最小应用系统。

1系统构成

一个典型的 DSP 最小系统应包括 DSP 芯片、电源电路、复

位电路、时钟电路、引导模式电路，另外考虑到 DSP 在下载时需要下载端口，所以在最小系统上加一个 14 引脚的 JTAG 仿真烧写口。

2系统硬件设计

2．1 电源及复位电路的设计

TMS320F28335 工作时所要求的电压分为两部分 ：3．3V 的 Flash 电压和 1．8V 或 1．9V 的内核电压。TMS320F28335 对电源很敏感， 所以在此推荐 TI 公司的电压精度比较高的电源芯片

TPS767D301 或者 TPS767D318。 TPS767D301 芯片输入电压为＋5V，芯片起振，正常工作之后，能够产生 3．3V 和 1．9V 两种电压供 DSP 使用。 如图 1 所示。

2．2 时钟电路设计

TMS320F28335 芯片提供了两种不同的时钟产生方案 ：利

用电路板上的内部振荡器或者利用外部时钟。 基本外部输入的时钟频率是在 20～35MHz 范围内。 芯片上的时钟锁相环（PLL）

可以来倍频输入的时钟频率， 最大倍频达到芯片的最大工作频率 150MHz。 TMS320F28335 芯片的内部振荡电路能够把晶振和 X1、X2 引脚直接相连，X1 引脚通常是数字参考电压（VDD），

X2 引脚是内部振荡的输出。 如果引脚 X2 不用，必须悬空。 本文采用的是内部振荡器， 在 X1 和 X2 之间连接一个 30MHz 的石英晶体，系统通过编程选择 5 倍频的 PLL 功能，可实现 F28335

的最高工作频率（150MHz）。

2．3 DSP 与 JTAG 接口设计

TMS320F28335 采用 5 个 1149．1－1990IEEE 标准协议和

IEEE 标准的测试接口和边界扫描结构的 JTAG 信号接口 ，以及两个扩展接口（EMU0 和 EMU1），该接口通过仿真器直接访问。扫描仿真消除了传统电路仿真存在的电缆过长引起的信号失真及仿真插头的可靠性差等问题。 采用扫描仿真，使得在线仿真成为可能，给调试带来方便。 JTAG 连接器在数字信号控制器上应该在 6 英寸或者是更少的 2 英寸，如果这种情况不允许的话，那

么应该增加信号缓冲器。 在实际设计过程中，考虑到 JTAG 下载口的抗干扰性， 在与 DSP 连接的 EMU0、EMU1 端口必须通过 4．7kΩ 的上拉电阻连接至电源，TRSTn 引脚通过 2．2kΩ 的下拉电阻接地， 且分别在其引脚上添加

0．1μF 的旁路电容。 JTAG 接口电路连接如图 2 所示。下载本文