1．实验目的
学会组合逻辑电路的分析和设计方法。
2．理论准备
1）组合逻辑电路的分析方法
a)给定逻辑电路→输出逻辑函数式
一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出最简输出逻辑函数式。
b)列真值表
将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。
c)分析逻辑功能
通常通过分析真值表的特点来说明电路的逻辑功能。
2）组合逻辑电路的设计方法。
a)进行逻辑抽象,列出真值表。
注意：逻辑抽象时要给出每个变量的含义及01的含义
b)根据真值表，写出逻辑函数表达式。
c)将输出逻辑函数化简
d)据输出逻辑函数画逻辑图。
3．实验内容
设计一个三人（用A、B、C代表）表决电路。要求A具有否决权，即当表决某个提案时，多数人同意且A也同意时，提案通过。用与非门实现。
4．设计过程
1）分析设计要求，列出真值表。设A、B、C三人表决同意提案时用1表示，不同意时用0表示；Y为表决结果，提案通过用1表示，通不过用0表示，同时还应考虑A具有否决权。由此可列出表3所示的真值表。
表3 三人表决器的真值表
| 输入 | 输出 | ||
| A | B | C | Y |
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
Y=
3）将输出逻辑函数化简后，变换为与非表达式。
Y=
4）据输出逻辑函数画逻辑图。根据上式可画出图2所示的逻辑图。
图2 三人表决器逻辑图
5）在MaxplusII中输入原理图、编译、仿真、下载。
假如采用结构图___，引脚信息如下图所示
| 实验板位置 | 信号 | 通用目标器件引脚名 | EP1K30TC144引脚号 |
| 键7 | a | PIO13 | 27 |
| 键8 | b | PIO12 | 26 |
| 键6 | c | PIO11 | 23 |
| 发光管1 | f | PIO16 | 30 |
1)仿真后，波形图如下所示:
图3 三人表决器仿真波形图
2）硬件测试结果:将输入变量A、B、C的状态，观察输出端的变化，并将结果记录到表4中。
表4 三人表决器实验结果
| 输入 | 输出 | ||
| 键8(b) | 键7(a) | 键6(c) | 发光管D1(f) |
| 低 | 低 | 低 | 低 |
| 低 | 低 | 高 | 低 |
| 低 | 高 | 低 | 低 |
| 低 | 高 | 高 | 高 |
| 高 | 低 | 低 | 低 |
| 高 | 低 | 高 | 低 |
| 高 | 高 | 低 | 高 |
| 高 | 高 | 高 | 高 |
A具有否决权。当A输入低电平,即A不同意时,无论B,C都为高电平还是低电平，提案不能通过；当A输入高电平,即A同意时,只要B、C只要有一个输入高电平，即只要有一人同意，提案通过。
6．遇到问题及解决办法
1）问题：文件无法下载到目器件中。
解决方法：没有再编译一次，把引脚信息导进去。
7．思考题
用或非门如何实现上述电路？
答：三人表决器逻辑表达式
画出逻辑图，如图4。
图4 用或非门实现三人表决器逻辑图
再进行编译仿真并下载。下载本文
