2009年全国研究生考试计算机统考试题—计算机组成原理部分

一． 单项选择题，每小题2分。

11.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（   C  ）

A．指令操作码的译码结果               B. 指令和数据的寻址方式  

C. 指令周期的不同阶段                 D. 指令和数据所在的存储单元  

[解析] 1、指令执行步骤，在取指期间取来的是指令，读数据期间读来的是数据；

　　2、指令和数据性质上的区别，虽然二者都用二进制表示，但属于完全不同性质的信息，数据是计算机加工处理的“原材料”，指令是告知计算机运行功能和执行步骤的命令类信息。

12.一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，xyz的值分别是（  D  ）

  A．X=0000007FH，y=FFF9H，z=00000076H     B．X=0000007FH，y=FFF9H，z=FFFF0076H

  C．X=0000007FH，y=FFF7H，z=FFFF0076H     D．X=0000007FH，y=FFF7H，z=00000076H

[解析] 1、十进制整数到二进制的转换，数据的补码表示；

　　2、补码加法运算，2两个不同位数的补码数相加时需要进行符号扩展；

　　          X=127，[X]补=0000007FH（32位整数），运算后其值不变

　　Y=－9，[Y]补=FFF7H    （16位整数），运算后其值不变

[Z]补 = [X补+Y补]=0000007FH+FFFFFFF7H=00000076H

3、解题技巧，也可先求出127+(－9)=118，再变成补码后去与可供选择的答案对比。

13.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是（   D   ）

  A．00111 1100010                B. 00111 0100010  

  C．01000 0010001                D. 发生溢出  

  [解析] 1、十进制小数到二进制的转换，小数与整数的补码表示；

　　2、浮点数的阶码（整数）、尾数（尾数）的表示，规格化的概念；

　　3、浮点数的加法运算与结果溢出检查；

　　         [X]浮=00111 0011101，[Y]浮=00101 0010100=00111 0000101

　　X和Y的尾数相加的0100010，应规格化，成为0010001，阶码要加1，将变成8，但阶码的数值位用3位补码表示，不能表示正8，表明运算结果是溢出了。

　　4、解题技巧

　　A） 也可先把25×5/8变成27×5/8/4=27×5/32，再计算29/32+5/32=34/32=2×17/32， 表明需要阶码加1，将变成8，已经不能表示，是溢出。

　　B） 千万不要变分数为小数之后再转换成二进制，分母是2的整数幂时只需转换其分子部分，这对于解这个题实在是太重要了。

14.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（   C   ）

 A．0         B. 2          C. 4           D. 6  

[解析] 1、Cache与主存之间的地址映射关系；

　　2、三种Cache的组织方式（其实本题未测试这一点，是直接映射还是两路组相联与答案不相关）；129  MOD  32 = 4 余1，所以答案为C，注意Cache的组号从0开始编码。

　　3、注：本题设映射关系为：i=j mod v (其中i为cache 的组号，j为主存的块号)，m=v×k（m为cache中的块数，v为cache中的组数，k为每组包含的块数）。则答案为C。

　　假如设映射关系为：i=[j/2^t]mod 2^g , (其中i为cache 的组号, j为主存的块号， 2^t为组内的块数，2^g为cache分的组数 )。则答案为B。

15.某计算机主存容量为KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（   D   ）

  A．1、15    B．2、15       C．1、30        D．2、30  

[解析] 1、一个字节Byte由8个二进制位bit组成；

　　2、存储器的字位扩展技术，选用已有芯片构建存储器；

　　计算： 4KB的ROM要用2K×8位的器件2片；60KB的RAM要用4K×4位的芯片数量是（60K×8）/（4K×4）=30；

16.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是（   C   ）

  A.2006H          B.2007H       C.2008H      D.2009H  

[解析] 1、指令的寻址方式，相对寻址的执行过程

　　2、指令的执行步骤与每一步的操作功能；

　　计算机按字节a寻址，相对转移指令在2000H单元，则取出这条指令后PC的值应为2002H，因为取指的同时将执行PC增量操作（此处增量值为2，而不是1），相对位移量的值是6，故转移目标地址应为2008H。

17.下列关于RISC的叙述中，错误的是（   A   ）

   A．RISC普遍采用微程序控制器  

  B．RISC大多数指令在一个时钟周期内完成  

 C．RISC的内部通用寄存器数量相对CISC多  

 D．RISC的指令数、寻址方式和指令格式种类相对CISC少  

[解析] 1、相对于CISC计算机，RISC计算机的特点表现在哪些方面；

　　2、组合逻辑控制器和微程序控制器的组成与性能的同异之处；

18.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的 缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（  A  ）

   A．90ns         B.80ns         C.70ns         D.60ns  

[解析] 1、如何确定每个流水步的时间长度，时钟周期应以最长的执行时间为准，否则用时　　　　　

　　长的流水段的功能将不能正确完成。

19.相对于微程序控制器，硬布线控制器的特点是（   D  ）

    A．指令执行速度慢，指令功能的修改和扩展容易  

    B．指令执行速度慢，指令功能的修改和扩展难  

 C．指令执行速度快，指令功能的修改和扩展容易  

D．指令执行速度快，指令功能的修改和扩展难  

[解析] 1、组合逻辑控制器和微程序控制器的组成与性能的同异之处

20.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（  B   ）

A．10MB/s B.20MB/S C.40MB/S D.80MB/S  

[解析] 1、总线的带宽等于总线周期的频率×每个总线周期传送的信息数量。

　　按题意，(10×106 /2)×4 = 20×106  （MB/s）。

21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（   D  ）

   A．5%             B. 9.5%             C. 50%       D. 95% 

 [解析] 1、Cache与主存之间的地址映射关系。

        2、三种Cache的组织方式（其实本题未测试这一点，是直接映射还是两路组相联与答案不相关）；

　　3、Cache的命中率。计算：命中率为 (1000－50) / 1000 = 95%

22.下列选项中，能引起外部中断的事件是（  A  ）

  A．键盘输入      B. 除数为0       C. 浮点运算下溢      D. 访存缺页  

[解析] 1、中断的分类。

能引起外部中断的只能是输入设备键盘。

二． 综合应用题。

43.（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含1指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。  

（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？  

（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假设每次DMA传送大小为5000B，

且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）  

标准答案：

（1）在中断方式下，每32位（4B）被中断一次，故每秒中断  

0.5MB/4B=0.5×106/4=12.5×104次  

要注意的是，这里是数据传输率，所以1MB=106B。因为中断服务程序包含1指令，中断服务的

其他开销相当于2条指令的执行时间，且执行每条指令平均需5个时钟周期，所以，1秒内用于中断

的时钟周期数为  

  （18+2）×5×12.5×104=12.5×106  

（2）在DMA方式下，每秒进行DMA操作  

5MB/5000B=5×106/5000=1×103 次因为DMA预处理和后处理的总开销为500个时钟周期，所以1秒

钟之内用于DMA操作的时钟周期数为  

  500×1×103=5×105  

故在DMA方式下，占整个CPU时间的百分比是  

  （（5×105）/（500×106））×100%=0.1%  

44.（13分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD（R1），R0”的功能为（R0）+（（R1））→（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。  

数据通路结构

下表给出了上述指令取值和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。  

功能和控制信号  

指令执行阶段每个节拍的功能和有效控制信号如下所示  

时钟 功能  有效控制信号  

C5  MAR←(R1)  PCout,MARin  

C6  MDR←M(MAR)  MemR,MDRinE  

C7  A←(R0)  R0out,Ain  

C8  AC←(MDR)+(A) MDRout,Addr,ACin 

C9  MDR←(AC)  ACout,MDRin  

C10  M(MAR) ←MDR MDRoutE,MemW  

2010年全国研究生考试计算机统考试题—计算机组成原理部分

一． 单项选择题，每小题2分。

12、下列选项中，能缩短程序执行时间的措施是（   D  ）

I 提高CPU时钟频率，II优化数据通过结构，III对程序进行编译优化

A：仅I和II      B：仅I和III      C：仅II和III      D：I，II，III

[解析] 提高CPU时钟频率会使机器执行指令的运行速度更快，对程序进行编译优化可以有效地减少指令条数，优化数据通路结构可以改进某些指令的运行效率，3者都有利于缩短程序的执行时间。

13、假定有4个整数用8位补码分别表示r1=FEH ,r2=F2H ,r3=90H,r4=F8H,若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是（   C   ）

A： r1*r2        B ：r2*r3        C：r1*r4         D：r2*r4

[解析]8位寄存器能保存的补码整数的范围是-128~+127，r1中的数值是-2，r2中的数值是-14，r3中的数值是-112，r4中的数值是-8，则4个运算会发生溢出的是r2×r3

14、假定变量I,f,d数据类型分别为int,float和double(int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示)，已知i=785,f=1.5678,d=1.5若在32位机器中执行下列关系表达式，则结果为真是（  C   ） 

（I）f=(int)(float)I           (II)f=(float)(int)f  

(III)f=(float)(double)         (IV)=(d+f)-d=f

A：仅I和II     B：仅I和III     C：仅II和III     D：仅III和IV

[解析] （II）运算会丢掉浮点数的小数部分，（IV）运算过程中可能有误差使其不相等，（I）和（III）则不存在问题。

15、假定用若干个2k*4位芯片组成一个8*8位存储器，则地址0B1FH所在芯片的最小地址是（   D   ）

A：0000H     B：0600H     C： 0700H     D：0800H

[解析] 一个8 k×8位的存储器可以由8片2k×4位的存储器芯片组成，则每2k存储空间的起始地址为0000H、0800H、1000H、1800H，因此0B1FH所在芯片的最小地址是0800H。

16、下列有关RAM和ROM的叙述中，正确的是（   A   ）

I、 RAM是易失性存储器，ROM是非易失性存储器

II、 RAM和ROM都是采用随机存取的方式进行信息访问

III、RAM和ROM都可用作Cache

IV、RAM和ROM都需要进行刷新

A：仅I和II     B：仅II和III      C：仅I,II，III      D：仅II，III，IV

[解析]因为ROM不能用作cache，也不需要刷新操作，此2个选项是错的。

17、下列命令组合情况中，一次访存过程中，不可能发生的是（   D   ）

A：TLB未命中，Cache未命中，Page未命中

B：TLB未命中，Cache命中，Page命中

C：TLB命中，Cache未命中，Page命中

[解析]TLB中保存的是当前用到的最活跃的Page项内容，若TLB命中，就不会出现Page不命中的情况。D：TLB命中，Cache命中，Page未命中

18、下列存储器中，汇编语言程序员可见的是（    B   ）

A：存储器地址寄存器（MAR）         B：程序计数器（PC）

C：存储器数据寄存器（MDR）         D：指令寄存器（IR）

[解析] 其他3个寄存器程序员不能访问，但有的机器会选用一个通用寄存器作为PC，相对寻址是选用运算后PC中的内容作为指令转移的目标地址。

19、下列不会引起指令流水阻塞的是（   A   ）   

A：数据旁路       B：数据相关       C：条件转移       D：资源冲突

[解析] 数据旁路技术就是用于解决指令流水中的数据相关，换句话说，在遇到数据相关时，在可能的情况下可以通过数据旁路技术加以克服，其他3个选项都是指令流水线阻塞的基本原因。

20、下列选项中的英文缩写均为总线标准的是（   D   ）

A：PCI、CRT、USB、EISA           B：ISA、CPI、VESA、EISA

C：ISA、SCSI、RAM、MIPS          D：ISA、EISA、PCI、PCI-Express

[解析] CRT、CPI、RAM、MIPS都与总线标准无关。

21、单级中断系统中，中断服务程序执行顺序是（   A   ）

I、保护现场  II、开中断  III、关中断  IV、保存断点

V、中断事件处理   VI、恢复现场   VII、中断返回

A：I、V、VI、II、VII                    B：III、I、V、VII

C：III、IV、V、VI、VII                  D：IV、I、V、VI、VII

[解析] 在单级中断系统中，一旦响应了一个中断，可以不必使用关中断的措施来防止再来一个新的中断干扰已经开始的中断保存现场和恢复现场的工作。响应与处理中断的几项操作是有严格顺序关系的，不能颠倒。

22、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85Hz，显示总带宽的50% 用来刷新屏幕，则需要的显存总带宽至少约为（   D  ）

A ：245 Mbps                       B：979 Mbps

C：1958 Mbps                       D：7834Mbps

[解析] 显存每秒需要提供屏幕刷新的信息量：1.6×103×1.2×103×24×85=3916.8×106 ，用到的总线带宽为2×3916.8×106bps，可以取其整数值，选择7834Mbps。

二． 综合应用题。

43.(11分)某计算机字长为16q位，主存地址空间大小为128KB，按字编址，采用字长指令格式，指令名字段定义如下：

转移指令采用相对寻址方式，相对偏移是用补码表示，寻址方式定义如下：

（X）表示有储蓄地址X或寄存器X的内容，请回答下列问题：

（1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MDR）至少各需多少位？

（2）转移指令的目标地址范围是多少？

（3）若操作码0010B表示加法操作（助记符为a d d），寄存器R4和R5的编号分别为100B和101B，R4的内容为1 2 3 4 H，R5的内容为5 6 7 8 H，地址1 2 3 4 H中的内容为5 6 7 8 H中的内容为1 2 3 4 H，则汇编语言为a d d（R4）.（R5）+（逗号前原操作数，都号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？

解答：

该题的考点是指令系统设计，注意操作位数与指令条数的关系，地址码与寄存器数的关系，指令字长与MOR的关系，存储容量与MAR的关系，注意补码计算的偏移地址。

[答案] 

（1）指令系统最多支持16条指令；支持8个通用寄存器；

MAR至少为16位；MDR至少为16位。

（2）转移指令的目标地址范围为0000H～FFFFH。

（3）汇编语句“add (R4), (R5)+”，对应的机器码为：2315H。

 　　“add (R4), (R5)+”指令执行后，R5和存储单元5678H的内容会改变。执行后，R5的内容为5679H。内存5678H单元的内容为68ACH。

[解析] 

（1）该指令系统最多支持24=16条指令；支持23=8个通用寄存器；因为地址空间大小为128 KB，按字编址，故共有 K个存储单元，地址位数为16位，所以MAR至少为16位；因为字长为16位，所以MDR至少为16位。

（2）转移指令的目标地址范围为0000H～FFFFH。

（3）对于汇编语句“add (R4), (R5)+”，对应的机器码为：0010 001 100 010 101B，用十六进制表示为2315H。

该指令的功能是：把内存1234H单元中的数据与内存5678H单元中的数据进行相加，结果写回到5678H单元，而且R5的内容用作内存地址之后，还要执行R5的内容加1的操作，所以“add (R4), (R5)+”指令执行后，R5和存储单元5678H的内容会改变。执行后，R5的内容从5678H变为5679H。内存5678H单元的内容将变为该加法指令计算得到的和：5678H+1234H=68ACH。

44.（12分）某计算机的主存地址空间为256MB，按字节编址，指令Cache分离‘均有8个Cache行，每个Cache行的大小为MB，数据Cache采用直接映射方式，现有两个功能相同的程序A和B,其伪代码如下所示：

假定int 类型数据用32位补码表示，程序编译时i,j, sum 均分配在寄存器中，数据a按行优先方式存放，其地址为320（十进制数），请回答下列问题，要求说明理由或给出计算过程。

（1）、若不考虑用于cache一致性维护和替换算法的控制位，则数据Cache的总容量是多少？

（2）、要组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？

（3）、程序A和B的数据访问命令中各是多少？那个程序的执行时间更短？

简答：考点：Cache容量计算，直接映射方式的地址计算，以及命中率计算（行优先遍历与列优先遍历命中率分别很大）

[答案] 

（1）数据Cache的总容量为：4256位（532字节）。

（2）数组a在主存的存放位置及其与Cache之间的映射为：

a[0][31]所在主存块映射到Cache第6行，

a[1][1] 所在主存块映射到Cache第5行。

（3）编译时i, j, sum均分配在寄存器中，故数据访问命中率仅考虑数组a的情况。

①程序A的数据访问命中率为93.75%；

②程序B的数据访问命中率为0。

程序A的执行比程序B快得多。

[解析] 

（1）主存容量256MB，按字节寻址的地址位数应为28位，数据Cache分为8行（用3位地址），每行B（用6位地址），因此Cache中每个字块的Tag字段的位数应是28-9=19位，还要使用一个有效位，二者合计为20位；因此数据Cache的总容量应为：B×8+(20/8×8)B = 532B。

（2）数组a在主存的存放位置及其与Cache之间的映射关系如下图所示。

数组A[0][31]所在的主存块对应的Cache行号是：

（320+31×4）div  = 6，

数组A[1][1]所在主存块对应的Cache行号：

((320+256×4+ 1×4) div ) mod 8 = 5。

所以　a[0][31]所在主存块映射到Cache第6行，

a[1][1]所在主存块映射到Cache第5行。

（3）编译时i, j, sum均分配在寄存器中，故数据访问命中率仅考虑数组a的情况。

①这个程序的特点是数组中的每一个int 类型的数据只被使用一次。数组A按行优先存放，数据Cache正好放下数组半行中的全部数据，即数据的存储顺序与使用次序有更高的吻合度，每个字块存16个int类型的数据，访问每个字块中头一个字不会命中，但接下来的15个字都会命中，访问全部字块都符合这一规律，命中率是15/16，即程序A的数据访问命中率为93.75%；

②程而程序B是按照数组的列执行外层循环，在内层循环过程中，将连续访问不同行的同一列的数据，不同行的同一列数据使用的是同一个Cache单元，每次都不会命中，命中率是0，程序执行特别慢。

根据上述计算出的命中率，得出程序B每次取数都要访问主存，所以程序A的执

行比程序B快得多。

2011年全国研究生考试计算机统考试题—计算机组成原理部分

一． 单项选择题，每小题2分。

12.下列选项中，描述浮点数操作速度指标的是（   D   ）

A. MIPS       B. CPI       C.IPC      D. MFLOPS

13.float 型数据通常用 IEEE754 单精度浮点数格式表示如编译器将 float 型变量 x 分配在一个 32 位浮点寄存器 FR1 中，且x =-8.25，则 FR1 的内容是（   A  ）

A. C104 0000H      B. C242 0000H         C. C184 0000H      D. C1C2 0000H

14.下列各类存储器中，不采用随机存取方式的是（   B   ）

A. EPROM       B. CDROM         C. DRAM          D. SRAM

15.某计算机存储器按字节编址，主存地址空间大小为MB，现用4M x 8 位的RAM 芯片组成32MB 的主存储器，则存储器地址寄存器MAR 的位数至少是（   D   ）

A.22 位         B.23 位          C.25 位          D.26 位

16.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址下列寻址方式中，不属于偏移寻址方式的是（  A  ）

A.间接寻址           B.基址寻址       C.相对寻址        D.变址寻址

17.某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF 和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（   C  ）

A.CF +OF =1     B.SF + ZF = 1      C.CF + ZF = 1      D.CF + SF = 1

18.下列给出的指令系统特点中，有利于实现指令流水线的是（  D  ）

I. 指令格式规整且长度一致           II. 指令和数据按边界对齐存放

III. 只有Load/Store 指令才能对操作数进行存储访问

A.仅I、II        B.仅II、III       C.仅I、III       D.I、II、III

19.假定不采用Cache 和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（   C   ）

A. 每个指令周期中CPU 都至少访问内存一次              

B. 每个指令周期一定大于或等于一个CPU 时钟周期

C. 空操作指令的指令周期中任何寄存器的内容都不会被改变

D. 当前程序在每条指令执行结束时都可能被外部中断打断

20.在系统总线的数据线上，不可能传输的是（   C   ）

A.指令        B.操作数     C.握手（应答）信号      D.中断类信号

A.11110            B.01101           C.00011            D.01010

22.某计算机处理器主频为50MHz，采用定时查询方式控制设备A 的I/O，查询程序运行一次所用的时钟周期至少为500在设备A 工作期间，为保证数据不丢失，每秒需对其查询至少200 次，则CPU 用于设备A 的I/O 的时间占整个CPU 时间的百分比至少是（  C  ）

A.0.02%            B.0.05%            C.0.20%            D.0.50%

二． 综合应用题。

43.假定在一个8 位字长的计算机中运行如下类C 程序段：

unsigned int x=134;    unsigned int y=246;    int m=x;    int n=y;

unsigned int z1=x-y;   unsigned int z2=x+y;    int k1=m-n;     int k2=m+n;

若编译器编译时将8 个8 位寄存器R1~R8 分别分配至变量x、y、m、n、z1、z2、k1和k2请回答下列问题（提示：带符号整数用补码表示）

（1）执行上述程序段后，寄存器R1、R5 和R6 的内容分别是什么？（用十六进制表示）

（2）执行上述程序段后，变量m 和K1 的值分别是多少？（用十进制表示）

（3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器及辅助电路实现？简述

（4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？

44.某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cache 采用直接映射方式，共8 行；主存与Cache之间交换的块大小为32B系统运行到某一时刻时，页表的部分内容和Cache 的部分内容分别如题44-a 图，题44-b 所示，（图中页框号及标记字段的内容为十六进制形式）

请回答下列问题：

（1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框号（物理页号）？

（2）使用物理地址访问Cache 时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置

（3）虚拟地址001C60H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache 命中？要求说明理由

（4）假定为该机配置一个4 路组相联的TLB，该TLB 共可存放8 个页表项，若其当前内容（十六进制）如题44-c 图所示，则此时虚拟地址024BACH 所在的页面是否在主存中？要求说明理由。

2012年全国研究生考试计算机统考试题—计算机组成原理部分

一． 单项选择题，每小题2分。

答案： 12  13  14  15  16  17  18  19  20  21  22  

        D  B   D  D   A   C  C   C   D  D   B

二． 综合应用题。

下载本文